Chip123 科技應用創新平台
標題:
MoM電容在LVS的錯誤
[打印本頁]
作者:
wuhy
時間:
2022-7-20 11:16 AM
標題:
MoM電容在LVS的錯誤
本帖最後由 wuhy 於 2022-7-20 11:18 AM 編輯
$ t) R/ V6 m* O' D6 b/ g) R
- e6 X" |$ Y! S z; `
各位好，小第剛進入Layout工作不久，最近在繪製M1~M4的MoM遇到LVS和schematic對不上的問題
% `6 ]' g9 n& p, `$ z& N" t+ W
使用的製程是SMIC013，使用工具爲Laker/Calibre
+ F* D7 o0 Q! x: Q! k9 ^: d: ?
LVS錯誤如圖：h ttps://imgur.com/vnbjH5V
+ o- U: X; E* Q# X; |: f3 Y
, _" ^+ t1 c% T2 { u9 ~! F/ R6 r. b
netlist如圖：h ttps://imgur.com/IF8qvhC
0 I2 e1 N; x( I# {5 s5 J8 p
- } z# M5 [5 a4 N l9 D ~/ I4 w
layout如圖：ht tps://imgur.com/amp5eSM
/ o3 O0 F5 q E& i
7 x1 c3 T0 L2 k& F
& \3 J% e$ z9 @
我確定我有加上MoM的layer讓LVS去認
+ P' ?2 q" G6 [# T5 c. E& c: j
從LVS可以看到他有抓到MoM，且生成了mom14_ckt的子電路
; g) s- A7 N0 R0 G
但問題是LVS生成的layout spice內mom14_ckt是空的（我猜是based on名為empty_subckt.sp的檔案生成layout spice）
4 n" Q W1 ~& I/ k" m% ]( E' k
所以LVS才會報錯
+ P* x0 ?0 _! R# k
8 T- `1 {' H+ b# k3 I
我有看到有人在
Calibre->Setup->Netlist Export Setup的
Include File填入empty_subckt.sp的路徑
(h ttps://zhuanlan.zhihu.com/p/87398682
)
6 c2 f+ \. q* C/ G9 N
7 l3 x8 f6 B# O1 e0 z: r, R( s
, w8 k) J% J0 V0 t! G: W6 s
但我使用的laker找不到能設定netlist export的地方
( i+ [' a: _. M) b
ht tps://imgur.com/jzWvgoV
% ?% ~, d: i% X1 B
0 |( g' z4 }0 Q& E* T% _: N
請問各位先進我該如何處理這個問題？
, P0 Q( a/ X% M# z
$ E- _: ?/ U9 T3 K8 r5 J2 [
- N8 D0 d7 h) ], l
# U& `* n& k% Q$ f% h! h0 p
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
, _" ^+ t1 c% T2 { u9 ~! F/ R6 r. b
( i+ [' a: _. M) b