Chip123 科技應用創新平台

標題: 加入T18 IOPAD之後 VSSE的gnd 會短路到所有port [打印本頁]

---

作者: DBL    時間: 2023-8-2 02:43 AM
標題: 加入T18 IOPAD之後 VSSE的gnd 會短路到所有port
大家好
  f" Q2 M2 C% L3 D7 h) w' J
% C6 T: H9 ?1 t; [$ `在完成晶片的core之後要打上PAD去做靜電防護
# F- E5 i9 m+ I: K; y# |
" s( a# y3 r# n$ C# x& Q) @但是我的VSSE PAD的接地端卻短路到所有AIN_18的port
- [* n7 X6 b: {( ~- i/ y; _
造成LVS驗證顯示短路

0 L7 d( A4 D" h# x6 M$ g  M( e因為用的是TSRI給的library

/ x0 o2 h5 w8 m3 s% y) k發現他們的AIN_18接口好像會直接短路到ESD的gnd @@(從layout 的佈局圖匡起來的虛線判斷的
: U$ g; F' i" l( Z
/ X' P! @; Z% N- k& ^3 i- S而且製程檔中給的一顆範例layout我也跑不過LVS QAQ
7 s5 V2 U8 m. D' _" `+ D
5 o3 G+ |8 a/ h: v2 f是stream in 的時候就有問題了嗎?
/ |# B! V0 f8 w/ s
0 l1 o+ d$ b4 M; k' L" X2 k請問有人有遇過類似的問題嗎 謝謝大家

---

歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)

Powered by Discuz! X3.2