Chip123 科技應用創新平台
標題:
tsmc 0.18 BCD process 認不到 w/o salicide電阻
[打印本頁]
作者:
weilun_1016
時間:
2023-10-6 12:00 AM
標題:
tsmc 0.18 BCD process 認不到 w/o salicide電阻
本帖最後由 weilun_1016 於 2023-10-6 12:29 AM 編輯
4 f/ V+ y* i9 g1 C" c: G5 Z
3 a* q( t) l6 Y1 k
各位前輩好
0 ^& M. c4 K& S4 }$ u3 o
- N9 S( g/ W6 m3 h2 S+ Y
小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見
* T. @: c/ V n
2 q+ q9 w2 N1 C6 ]/ U
小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
# o6 B; L2 y# S* c* f7 u' K- n& ^
' ], v9 P( X- A0 `# M$ s& t& Z. e
在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL
. _5 T5 L, C3 ]+ X7 D9 C+ E
" I8 j6 L9 R: {; R: ]- w
但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況
0 Y4 l) C6 ]" T2 H
" V- e# I( y; E
0 p7 Y9 q t- h0 A+ b; P
以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:
: k6 p. S4 L: y
, L7 o. m! T9 e
1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
0 f; c% r- a4 W6 G
% _8 s# a5 E5 l% @0 w
2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
( |7 A% |, n. B& h* z. o& k
. }* j! h# b2 A% V* Y9 {
我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer
) z. g C- |, S- h- w- w8 Q
3 Y# r; E' M1 X) t. Z& B0 f( e/ G
' V3 i: ~# t: n2 g
7 B2 v% r. z0 k* i3 p
若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，
" o9 K% L5 v( |8 ^1 @. o
9 T' A& L/ g2 d
一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。
4 \/ o+ }5 ?: @* r- M9 [# U7 ~* V
9 R1 n! E/ M- a. s3 D
請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了
; F- F9 g7 K8 u( y
( z) P# ~8 L; M4 z: n
2 d' @, L& T* P6 U2 n: f' U$ \
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
" V- e# I( y; E
' V3 i: ~# t: n2 g