Chip123 科技應用創新平台

標題: LVS的錯誤訊息要怎麼了解 [打印本頁]
作者: uurtu666    時間: 2008-1-25 12:01 AM
標題: LVS的錯誤訊息要怎麼了解
請問各位前輩,有沒有電子檔是針對LVS這部份來做說明的,我找了很久都找不到
作者: vjc5    時間: 2008-1-25 08:48 AM
個人認為是經驗吧, 多做幾次就可以
) D, a/ ~; E( l0 d6 W% ^; O你用的是calibre嗎?
+ ^5 x- Q2 h- m0 k如果是的話, 可以點選錯誤的資訊 很容易就可以除錯了
作者: crystal_blue    時間: 2008-1-25 11:38 AM
要解LVS的ERROR其實有不少小技巧，例如在連接線上打PIN NAME讓強制偵錯軟體去認到7 [1 T' F5 N6 U* v1 C4 `
這條線路，在LAYOUT上我們稱之為"硬對"，此外也有故意造成線路開路，一段一段的去分解
' B" }" B( s  r; \) g: J線路，然後找出線路SHORT的地方，但不論技巧多麼的純熟最終還是回到一個原點，就是看  @1 r) T4 k1 r* \4 ?( Z, a
熟你的電路，也唯有LAYOUT時小心，也可能減少DRC & LVS的錯誤。
( y) o1 q2 N7 g8 G+ A. ?) h  Y; ]( ?/ t# A
此外要注意一點，CMOS是一個四端點的元件，任何一個端點接錯都會造成DEVICE認不到! }( o$ E+ w' _% o
所以不論是從REPORT上還是用CALIBRE的線上偵錯方式，都必須了解這個關鍵，其它的* a& |# ]/ S! H
就是對於電路的熟悉了。
: m3 Y5 R4 V1 E6 I/ \" q0 K6 q. j, K' s4 B
以上是個人的經驗~希望對您有幫助!
作者: edengod    時間: 2008-1-31 04:56 PM
1.你沒說是什麼 tool+ T8 w% f5 I+ `' }1 Z- R: O
2.你沒給LVS的錯誤訊息   沒人知道你遇到什麼問題4 a1 l& s  k4 u
也就沒人能跟你說了8 {, d, O0 @9 d# Z8 }$ u
3.你只是要問一般 LVS的錯誤訊息 的涵義  
+ E; l$ h4 d( Y看你tool 的書都有解釋
作者: ynru12    時間: 2008-2-22 03:15 PM
多找個幾次就會了
3 d  j9 G$ P4 \+ O其實錯來錯去，你會發現到錯誤的原因都是跑不出那幾個方向的!!!
作者: st80069    時間: 2008-2-22 11:08 PM
喔喔喔~~好不容易發現一篇我可以稍稍沾點邊回帖XDD，- ?+ f6 ?7 {+ I  ~+ @7 p4 Z
剛好學校有提供化LAYOUT的專題可以學習，2 \& v  \$ d$ O& o; Z' [! R# o
照上學期修課經驗，還真的就是大大們所講的經驗決定一切XD# p- k* Z+ T  ]; ^8 I, N
而我常錯的地方，就是schematic內輸入相對應位置跟LAYOUT不同而錯，
& Y7 Z  Y8 P4 o1 o5 X5 y例如NAND2內的mos輸入變成簡圖後依序是a,b，結果在LAYOU上由於邏輯上順序調換也不影響function，把原本在schematic裡是輸入A→a，輸入B→b，在LAYOUT裡卻是A→b,B→a，這樣，就算你的LAYOUT function依舊正確，但還是會不給過哩~~; E( @0 F3 _5 W& h; y
抱歉，用大學的經驗來回答問題，真是有點在各位關二哥面前耍大刀的感覺....XDD
作者: karenchen    時間: 2008-2-23 06:50 PM
上面幾各樓主說的都沒錯我也認為姊LVS都是需要經驗，當你LAYOUT畫久了自己也都猜的出來市哪裡部隊，現在大多業界都使用CALIBRE就可以點選錯誤的地方，不過我個人是覺得先看看你吃進去的檔案對部隊，然後在看說有哪幾科MOS沒有認到先去解決MOS沒有任到的問題，之後的錯誤就很好找了，就只需要對照電路看看哪幾條線部隊在去追蹤，不然就用幾條線強迫他OPEN在打TEXT強迫他任這條線就可以猜到了
作者: hyf050    時間: 2008-3-13 06:21 PM
解LVS:
7 v" K) m" [& s" r, n1. 若有short發生要先解! y" e: y6 ^* [( |+ \+ J2 W
2.pin name 和 pwr/gnd pin 是否都對上, device type 是否一致(layout 和 spice)& v" w) }/ a& I
3.可由report INFORMATION 看出一些蛛絲馬跡,例如layout p,n mos 比 spice 比對出來多,
- R- T. h1 \7 B0 d3 B6 T( W$ F   而 inv ...反而變少,有可能是你p,n mos 沒接到vdd 和 gnd .
, }% ~$ S* B1 @! k! t2 ^# i
* w7 U' |$ ]6 S7 ~- V有時LVS comfile  option 設定也會影響run 出的結果喔,像是:- F7 e) \2 t  S, N5 R/ p
LVS RECONGNIZE GATE ALL (若設定為ALL,則不會check nand,nor ...2個以上input gate 的順序)
, H0 x+ N( N1 {
! k; ^% o& c! kLAYOUT CASE NO7 c* X& F' Y% {  {. S& h
SOURCE CASE NO  可設定layout 和 spice  cell name 大小寫 是否要一致
) i8 H9 Q! L+ Z9 s( @/ ~4 k/ Y% ~. z: Z; m$ s$ w- r
希望有助於你解LVS
作者: oligxoi    時間: 2008-4-28 09:45 AM
請問大大們阿' |3 ^8 m: I$ l3 J$ b: A
要跑lvs時# a0 y) O; E) e; L- {; D
產生.sp檔一直發生錯誤
, F2 m6 G: B  q, A: v, s- L3 ?+ w沒辦法成功5 o. P) D7 A6 t
請問是甚麼問題阿
作者: 小緯仔    時間: 2008-4-28 10:29 AM
會不會是top cell name的問題呀
: c; |6 a( K$ Z; V; E1 g! ^6 L" r) h: J% l3 ?
在跑LVS的時候，會要求給sp檔的路徑和名稱) }) h9 X( O* S. ^
8 E* w, R" d% L) K4 K
名稱那邊使用top cell name的檔名試試看
作者: jkchien    時間: 2008-4-29 11:18 PM
標題: 回復 1# 的帖子
LVS電子檔
) j- ]1 ]) C' Y" O建議你參考你所用的驗證工具本身的user guide / k9 d3 V& E0 N/ G7 W
裡面會把驗證的演算法做說明
% @1 m! R" W$ W0 ?. ]: z8 v! n# G
, n% t) ]" n: K+ WLVS的確是經驗累積才會有心得
: I) r$ N4 [* Z! T2005年在Cadence研討會上，我分享我的LVS除錯心得
2 C1 w% C, ]( j8 }也在基礎課程中教導
& G: q3 c$ s, v6 ?4 S& \/ C7 sLVS ( Layout Versus Schematic)：比對佈局圖內所有的元件之數量、尺寸、數值大小和極性以及連接線是否和電路圖一致。
; Z: @) l# A# s9 j  `5 Q在此分享給大家
4 h0 `) B+ l8 q: X; v/ p# J/ j% J2 n: |% {6 [
口訣
6 r, T5 i, r' v" cㄧ對多→斷路. s) ]9 Z. O$ G5 v+ c
多對一→短路
9 R. U- B1 H( S+ m多對多→混合型短斷路
( @. O! ]$ O9 P1 u* l要搭配report file，就可以輕易又準確的判斷是錯在哪
作者: uurtu666    時間: 2008-5-2 11:44 PM
一對多是指什麼一什麼多?可以請大大再說清楚一點麻,謝謝
作者: 0jason0    時間: 2008-5-10 12:14 AM
口訣
8 F1 o* I. @% {6 w7 W3 H5 Lㄧ對多→斷路
% I$ {3 v9 P% [4 C5 n- Y+ H: ~- |多對一→短路
. Z8 E1 T& a/ |. t8 b& Q1 g多對多→混合型短斷路
5 A+ ?' t5 P1 B0 c0 }% [6 A' w要搭配report file，就可以輕易又準確的判斷是錯在哪& z# h+ I) [) M) U
感覺這好熟悉阿
作者: amanda_2008    時間: 2008-5-10 08:17 PM
標題: 很好的一个讨论呢
也很期待关于口诀的解释
作者: ryan1    時間: 2008-5-12 11:08 AM
請問這個report要怎麼解釋才對.請高手解答.左邊是layout 右邊是netlist5 e6 i# M# G- C- d

  |0 K0 {9 C" i% O! M 84(66.150,9.560)  MN(nch_5_esd)                           MI81  MN(nch_5)" m# N% _* e  V7 ]1 Z; E
         S: DGND(0.240,5.040)                                      s: DGND
9 d* |3 v! }% y# @( o0 w1 b4 x         B: DGND(0.240,5.040)                                      b: DGND# E9 G+ R% W' O% q4 R8 L
         G: 75(67.510,8.620)                                       ** no similar net **% h" }. o3 s% a
         D: DGND(0.240,5.040)                                      ** DGND **
- A9 V4 x# E( f# r         ** IOENB(39.885,42.410) **                                g: IOENB4 H# D% }# K1 k6 E4 z, w
         ** no similar net **                                             d: N_20
作者: 君婷    時間: 2008-5-12 06:34 PM
你是用cadence tools的嗎?
$ p. Q! l& I# ]# L) q) Z是的話，恭喜你 從lvs的錯誤訊息中，我記得上面的數值還是文字 你用滑鼠點二下，然後你的layout圖有問題的那一層就會反白辣= =+ K0 {" e, d/ J: q2 L8 d- k. v
這是我學長與我說的，我之前才問說 即然設計了除錯訊息，那為何不將那相關有問題的階層給反白 就是學 tanner一樣 讓你直接看到是那一塊有問題!: v- X* N4 v6 x+ @+ r5 `9 M4 ~! U6 C- ?% X
學長才終於肯告訴我 ( S$ y* w6 |$ a2 r# m3 r$ D2 ?" e
還有drc有錯誤的話，從錯誤訊息的文字中 ，還是裡面的圖案點2下也會出現錯誤的區塊在那一邊辣= =' Q& _9 q7 F3 |* k
真的要憑經驗找，對新人來說你要找到何時辣= =
# P2 P6 X6 X8 l$ v2 C, Q" Z3 m) G
& \* B3 G+ N7 m  Z* G8 [錯誤訊息中 好像有個綠色的小圖案 可用滑鼠點2下看看喔!
作者: 君婷    時間: 2008-5-12 11:35 PM
就是在錯誤訊息視窗裡 左右都有顯示什麼點有問題，如左邊顯示有2點開路，右邊顯示只有1點  ，此layout與schematic不符。) W! m; O, y4 J- f$ c0 A# S1 t
那這左右2邊所顯示的錯誤訊息中 ，記得有符號你去點2下 後再去看layout圖，其圖中有問題的階層他的周圍邊框會變反白，這樣你就很好除錯囉!
2 e8 B9 m4 L5 T  N2 j9 k5 X尤其是drc更好除錯，除錯速度能更快，因為你都已知drc的錯誤訊息知道那裡違反了rule，只是要查那塊 階層在那裡，所以點2下 讓那塊階層邊框反白 就很快找到，知道怎修改。
3 R  i) E1 N& _' c) X5 g- V6 }/ x而lvs還須思考與schematic那裡有不符了...5 g  U5 h! N8 v6 G7 ~/ t9 G4 k
+ f$ K' g9 |' E$ h7 H  \
[ 本帖最後由 君婷 於 2008-5-12 11:39 PM 編輯 ]
作者: correct    時間: 2008-5-13 12:23 AM
真的是經驗啦!!!- L2 c& H  [6 B4 `2 E% _
多看~~久了以後你的敏感度就會出來了!!
% l1 W* U2 k. l7 j! M$ e裡面一些英文的關鍵字也要了解
作者: shmiyi    時間: 2008-5-13 10:45 PM
標題: LVS
請問這個report要怎麼解釋才對.請高手解答.左邊是layout 右邊是netlist2 Y% q. u* ?. V4 Y' Z8 y% ^

' B: m- `) u/ z9 n8 E8 z84(66.150,9.560)  MN(nch_5_esd)                           MI81  MN(nch_5)' ]8 A" M4 [2 T3 T5 F! M+ T9 U
         S: DGND(0.240,5.040)                                      s: DGND
+ c3 [% M7 k/ `) N* p         B: DGND(0.240,5.040)                                      b: DGND
& k/ l5 l. e* t! k/ f0 N         G: 75(67.510,8.620)                                       ** no similar net **
3 [8 K: z) `6 A- d7 b: _) y" j6 q: d         D: DGND(0.240,5.040)                                      ** DGND **
4 i$ u1 [; H+ |! K         ** IOENB(39.885,42.410) **                                g: IOENB
3 [4 {& v. E, |* |: W         ** no similar net **                                      d: N_20" x% s4 u9 ^- U
-------------------------------------------------------------------------------------------9 ?: P: ?' l, v( G) m; m
你的ESD-NMOS GATE端接去火星了
% G! H7 ]! w- w/ n7 ~               DRAIN端你接到DGND了
8 l- R: |& s7 L. q, B0 I- {5 e  n要看懂REPORT比會點TOOL的亮點還重要* y( l& |  G  G. v) m" W# o
老師在講你沒在聽
作者: arthur03226    時間: 2008-5-14 09:34 AM
84(66.150,9.560)  MN(nch_5_esd)                           MI81  MN(nch_5)+ T: ~& @1 A, [# j' e" X) d
         S: DGND(0.240,5.040)                                      s: DGND
; D1 @  I3 I) u% j4 {& m6 [         B: DGND(0.240,5.040)                                      b: DGND         
5 S1 @/ n% f" R! E         G: 75(67.510,8.620)                                       ** no similar net **+ O6 s3 |3 g# ?( a
         D: DGND(0.240,5.040)                                      ** DGND **
  B9 v! q$ B) ?4 u. {( V9 p7 M         ** IOENB(39.885,42.410) **                                g: IOENB; o5 D; \  u/ Z! y/ M
         ** no similar net **                                      d: N_20  X( p# Q; j  I% ]+ [% }5 |/ b
  A* u9 M  S3 j1 p. B

* u$ h! e) i: I; Q( f( G1.source  & body 有對上
! L: ]) ]+ j1 A2.gate 端 可能有接上而IOENB這條訊號因為其他原因沒認出來，也可能是沒接上IOENB，所以給流水號，先不管。
# Y% _. H) W) _  Z" [3.非常明顯drain端應該接N_20你short到DGND去了。



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2