Chip123 科技應用創新平台

標題: 電路模擬問題請教 [打印本頁]
作者: hoodlum    時間: 2008-1-31 12:09 AM
標題: 電路模擬問題請教
板上各位先進大家好:
3 l) m. B3 D# t2 U                小弟我是類比設計新手,目前偏電源電路設計的部分,最近有個疑問想在這跟各位先進請教
9 t6 a# \: M4 p5 f% o9 X# }                   如果文筆不好導致問題不清,或者提問方式有違版規,請各位見諒與指正
% {6 R  M9 ~' l9 k( X9 I4 r                   最近聽到公司某些前輩提及,有經驗的類比工程師,往往越能將自己的模擬環境設置得像實際
% |$ t* q8 i: r$ ?( R6 _1 z0 m3 p                   在濾波器上量測到的情況,比方說將一些雜訊來源的模型加入自己的模擬環境中,讓自己的電路能更貼近真實
7 \: _0 N' O1 Q2 h6 j                   又或者把bond線的電感效應加入,小弟我在這想請教各位先進的是,在電路模擬時,除了電路本身的功能性' c* }5 R0 i* v2 j$ H- H. _
                   模擬之外,還有什麼其他效應需考慮,另外就雜訊而言spice model裡不是已經包含MOS雜訊模型了嗎??那還
  ?, t# Q8 X2 o" u' T4 Y" j- L. S                   需要另外加其他模型來模擬嗎???如需要又需怎麼加呢??% l& y% `6 u3 X( _- j& Y
                小弟第一次提問,不知這樣問有沒有什麼問題,還是先感謝各位先進啦!!感恩感恩
作者: qpau    時間: 2008-1-31 08:18 AM
MOS的雜訊模型只在模擬雜訊的時候會加進來,
- {$ n' d; ~6 s" `: L在跑暫態分析時是不考慮在內的,
! o3 c, B# g& {, E所以跑暫態分析時必須自己加進外在環境的等效電路以及雜訊源,5 f- Q$ [8 k3 J! l
才能更接近實際使用IC的狀況
作者: kanoson    時間: 2008-1-31 08:54 AM
基本上resistance , capacitance , inductance of bond wire , package , board 都需要考慮. |3 k3 |5 @) N6 K* L% A0 r! y: J
這些都有等效model ckt 在書和論文上,
作者: yhchang    時間: 2008-1-31 09:12 AM
標題: 回復 1# 的帖子
在自己的 晶片內部 如果有跑很長的線  就要model 等效的 RC
/ [3 c$ y8 E: Z) ]- s% J在POWER部分 根據封裝方式的不同 每個PIN打出去的金線都不一樣長    8 m, f$ g. u  ?2 ~. b( j
但大致上有個等效的經驗法則 10mil = 1nF    (長度單位我有點不記得了)
8 X7 {) p- U/ D9 S9 T* |8 A這樣子你跑電路時  你的電路就會有 Power/Ground的 Bounce  這就會比較貼近真實的情況
/ K) K0 \. O& t5 qBoard的部份  我只知道  要model 看出去的 Loading 電容3 V, C& c) x- E6 n1 C
然後 如果外部介面是 特定的 Termination 那就要把外部介面 掛在 輸出端
' Q" `$ D# ^. W3 ~5 Z! V9 U輸入也要根據SPEC follow VIL/VIH 的規定1 B3 f% F' G5 g, H. k
但如果是做板子把不同的IC整合在一起互相做阻抗匹配的Model方式  這就要留待 很強的FAE來回答這個問題.



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2