Chip123 科技應用創新平台
標題:
有關TSMC 0.18um Layout的問題
[打印本頁]
作者:
duckbill316
時間:
2008-2-13 07:51 PM
標題:
有關TSMC 0.18um Layout的問題
我最近在劃Layout
7 x4 D, f9 a/ G
用到一顆電晶體在ADS裡叫 1.8V native NMOS
5 C( c$ w9 z9 D: Q A$ L w& ]
在Layout裡是nmosnvt2v這顆電晶體的body要自己畫
& k& w* W& L9 Y! r% r
我之前是選了這兩種"M1_PACTIVE"
: Q( \% [% S, C- v, o3 E9 i( h
"M1_SUB"
$ e; a: E4 R3 E) n6 F+ ?9 {
畫單顆時LVS都正確
+ Y) @& U: F/ w, M
一但兩顆以上就會抓不到body
; P% w7 u2 |* f' T# N- N$ D( P
請問有沒有人畫過
) `7 y- m8 r/ X
知道應該怎麼畫我應該要注意哪些事情呢?
作者:
daidai
時間:
2008-2-14 05:42 PM
Guess to relate to "NTN" layout. Take a check.
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2