Chip123 科技應用創新平台

標題: Synopsys HDL compiler for verilog Manual [打印本頁]

作者: yhchang 時間: 2008-2-16 03:57 AM
標題: Synopsys HDL compiler for verilog Manual

這是Synopsys HDL compiler for Verilog 的文件
裡面簡介了不少 Verilog的語法還有範例
在這邊分享給大家
請有需要者自行服用.

作者: masonchung 時間: 2008-2-17 07:12 PM
It's good for Synopsys synthesis

作者: brownshirt 時間: 2008-2-18 01:11 PM
感謝你提供的資訊
讓我受益良多
希望您以後多多益善
趕溫~~~

作者: huming 時間: 2008-7-3 06:17 PM
感謝您提供的資料哦！
很不錯的東西！
最近剛好需要用到的東西！

作者: norm 時間: 2008-8-12 12:24 PM
目前正走向IC DESIGN之路...需要一些相關的文章來充實自己...謝謝你的分享精神!!

作者: norm 時間: 2008-8-12 12:27 PM
目前正走向IC DESIGN之路...需要一些相關的文章來充實自己...謝謝你的分享精神!!

作者: yenjen 時間: 2008-8-14 11:02 PM
感謝您相信對大家的觀唸都很有幫助

作者: windtouch 時間: 2008-10-18 12:42 AM
需要用到這套軟体，希望能有所幫助!!!謝謝大大的分享!!!!

作者: kevin695 時間: 2008-10-22 09:32 PM
這個已經是1999的manual了，請問有沒新的manual有寫到關於Verilog-2001的部分?

作者: willzang1 時間: 2009-8-13 01:41 PM
標題: very goodvery goodvery goodvery goodvery goodvery goodvery good
very goodvery goodvery goodvery goodvery goodvery good

作者: agou 時間: 2009-10-26 12:12 AM
it's very useful!
Thank for sharing this.

作者: zfx253 時間: 2010-8-11 08:44 PM
顶，这个东西是RTL设计必须的

作者: penner 時間: 2011-3-21 07:52 PM
感謝分享呀希望是比較新版的!

作者: kyyyyyykimo 時間: 2011-4-1 02:33 PM
VHDL 是現在還滿常使用的程式語言
想要了解學習一下~好久沒有看書應該忘光了
謝謝你的分享~感恩

作者: shafon 時間: 2012-9-21 05:27 PM
1999年的有點歷史了順便複習一下謝謝...

歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)