Chip123 科技應用創新平台
標題:
那位先進了解 VIS 製程
[打印本頁]
作者:
daviv5
時間:
2008-3-27 05:58 PM
標題:
那位先進了解 VIS 製程
NBL 這層在process作用為何???
~- i Y1 L0 N# {! p5 N
那位先進可解適一下嗎
作者:
crystal_blue
時間:
2008-3-28 03:29 PM
NBL------>N+ Buried Layer
' |+ ?9 m9 P4 O, i
1 V6 t6 g- Q( j- X1 a9 s
主要作用為了隔絕兩種不同電位的SUB
) B- |, W0 x0 e, K& \: z; \
) N* s3 s, S! G2 U! X
原理:在P SUB的基底上為了區分兩種不同電位的SUB，故使用N+的LAYER做隔絕。
4 |6 \3 I) x [* r7 F9 t5 y5 l/ j
p8 t4 L2 I! [! m9 f1 w9 c. A
記得在製程書上曾翻到過，但忘記了內容，以上內容純屬個人記憶@@"
作者:
daviv5
時間:
2008-4-2 06:27 PM
那是給pmos 或者是 nmos ?? 給
- T( S6 d4 \# K- y4 e4 N
LV 或 HV mos用呢??
作者:
m851055
時間:
2008-4-3 12:03 AM
標題:
回復 3# 的帖子
給HV MOS使用記得NMOS PMOS都有此layer，建議可查Device design guide
作者:
jianping
時間:
2008-4-5 12:02 AM
如果有HV及LV，那你可以將此層墊在LV下面，他可以將HV及LV區隔開來，你把他剖面圖畫出來就可以看的出來了,
作者:
小緯仔
時間:
2008-4-6 01:16 AM
也可以加速電子流過的樣子
; R6 N$ E% x0 d. y! B
( {& T$ J- l0 v/ j1 Q
老師上課有提過，不過有點模糊了
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2