Chip123 科技應用創新平台
標題:
新手LAYOUT面是問到的問題麻煩大家幫忙解答
[打印本頁]
作者:
evee017
時間:
2008-3-28 02:35 PM
標題:
新手LAYOUT面是問到的問題麻煩大家幫忙解答
我是新手剛從自強基金會上完LAYOUT的訓練課程..
' t9 X* W+ r5 U. Q
也開始面試..但是面試機會很少履歷投了一個月了...
7 y+ |9 m* _! j5 q
也才兩間面試...或許我不是本科系的關係吧..
3 ?! L/ m7 H: T7 I6 s+ W$ @8 d
我面試有幾個問題阿...解答不出來..要麻煩大家幫忙囉...謝謝...
$ g1 ~; X4 ], c' N8 e
1.INV阿..在OUT之前加一個CAP是什麼用途阿..為什麼...
T- {* p- E# T. a1 n' X
(不是用來穩壓的ㄇ...但答案好像不是這個)..
2 B, T) K2 o! Z& D/ w: x
2.看INV的電路圖寫出Netlist，為什麼這樣寫..
) |/ u5 H' b4 l; n+ e. Y
四個角位可以對換ㄇ...VDD及GND可以對換ㄇ...
8 M( R) x" V1 U) ^2 s3 T
為什麼...
$ j- D7 z7 P' n! ]: g# }
(Netlist不是直接從電路圖轉出去成CDL檔的ㄇ..
; `! C4 ~7 A, u: f7 \. c3 [3 e. c
我只會看Netlist但是我不會寫...結果就被打槍了..)
8 {4 J, M7 T% [* d
還有問一些有關RD相關的問題..說實在的我都答不出來..
; I1 x' h, _4 W" h( u1 V8 q
LAYOUT真的好笑不是只有會畫圖..把圖畫正確電氣特性好面積小而已喔..
$ G+ t3 S# N: @' \- k; r0 n
整個就很洩氣...
作者:
crystal_blue
時間:
2008-3-28 03:48 PM
一般而言面試官一定會盡全力的把面試者考倒的，因為這樣才能知道你的所知所學極限在哪裡
, K% l" S! F7 t, D3 \
所以請別害怕回答，盡可能把你所知道的回答出來，別擔心自己只是會皮毛，因為從你的履歷表
: u* N1 u! ^$ _/ u: U% q
上就知道你是新人了，也知道你是非本科系，但也不是要您認為不會是應該的。
9 t# K+ G+ x; N6 r z5 c4 J
% A! L! b8 S! p, T! d Z- i2 i/ F
至於您提到的問題:
( \" |) N5 A7 k2 m. T: S2 Z' z
1.INV阿..在OUT之前加一個CAP是什麼用途:我的認知跟您的一樣，是穩壓用的，但是否在產品
0 S+ z) A. }2 H$ `# D- f
不同時會有不同的結果，這點並不得而知。
, r- L5 g8 S" S" m+ _
2.看INV的電路圖寫出Netlist:這種測試，是為了測試面試者對於LVS時的敏感度，雖然目前有
5 W: B3 D8 E" H0 P
TOOL可以協助尋找LVS的錯，但LVS跟NETLIST的關連是無法被否認的，利用NETLIST來偵錯
% h9 D; K* F; f! y) l/ ]
也是時常有的事，自然也要看的懂。簡單的INV NOR NAND 等等的NETLIST最好都要學習一下。
( i% O+ h) H* {
/ Y. V( f. o8 G( I
除了以上的兩種問題，LAYOUT面試時也會考看NETLIST 畫出電路或是LAYOUT，以上是個人淺見
5 v# @. d+ a( `/ u/ g# O. [
祝您面試順利 。
作者:
motofatfat
時間:
2008-3-31 02:25 PM
你說ㄉ netlist 應該是指spice 格式ㄉ
' {1 m2 i4 K& L2 @2 R1 k: N
這是有格式ㄉ4ㄍ對應位置 D G S B是不能對調ㄉ
) K @6 W$ _' y2 x' ~
還要有片頭片尾
; ~/ b6 e2 Q8 ]5 Q% q2 b
4 P4 v' J0 J9 s# ]& l& }
.SUBCKT INV IN OUT VDD GND
9 I: s. ]' t* {6 O* m, R( c) E
MP1 OUT IN VDD VDD P W=2.7U L=0.35U M=1
2 Z' p' Y5 M O& c: s
MN1 OUT IN GND GND N w=1.4U L=0.35U M=1
' e) B; l- X& [) Q. [+ p
.ENDS
) e0 [/ e; I3 T: _
& S8 v4 \& o! |$ M
懂愈多愈有幫助
( {! o/ E) M) \6 {' R" v G: W/ b
加油 祝您面試順利
1 [) @5 P0 F* L- M, Y
任何問題歡迎來問
0 Q7 a6 q0 N5 S# O9 t' X# g2 K
機車胖胖信箱
* s I( R/ o4 H" q4 X* q
motofatfat@yahoo.com.tw
作者:
qqdede
時間:
2008-3-31 04:43 PM
基本上 加CAP 主要在電源部份,主要穩壓還有就是要濾雜訊, 電源 在IN/ OUT 之間 ,通常我們會加一顆大容量10uf及小容量0.1 or 0.01uF 來濾 高低頻率,已減少干擾源!
5 u4 y2 k9 _7 ~' e/ q p: @
& M4 D* Y# n2 ~7 m) r& }2 Q
尤其是在IC 電源端,更應該要更接近,
/ L+ L% h% p! Z k, S1 I) G
3 ?9 |5 X* U( O8 L
以上個人小小經驗談!
作者:
vjc5
時間:
2008-3-31 05:20 PM
INV輸出電容, 我跟上面幾位看法不同, 這應該是測試INV的驅動能力
- D M; W1 W2 n3 ~* \6 g
因為INV往往需要計算驅動能力
作者:
lydia0616
時間:
2008-3-31 05:30 PM
標題:
回復 3# 的帖子
個人去try過spice
8 E& ?+ z5 c" o9 ^
D端S端對調後, 不會出現問題
. C3 ?0 z4 X1 o8 p/ P j5 I- ^
結論 可以對調
作者:
crystal_blue
時間:
2008-3-31 05:53 PM
MOS為一對稱的元件，它的source跟drain在沒決定哪端接電源前，是可以交換使用的
6 T9 V5 _2 y+ _. |) Q
並不會影響元件的特性，在layout時在做並聯電路時，可以看到這方面的應用。
作者:
evee017
時間:
2008-4-1 04:15 PM
謝謝大家提供的答案...
. H% {/ T) `! Y, s7 Y% \, F7 F
我會再好好的去學習研究的...
作者:
mjubgt
時間:
2008-4-2 09:40 AM
補充說明 SPICE 格式
* o) Z: s' q* G- Y, }$ _* w3 Y
MOS在SPICE定義中可以分成一般MOS及LDD MOS兩種
9 |5 x5 n7 j. n) y5 T, w6 M2 h0 y
以LAYOUT結構上來看,一般MOS的確可以Source / Drain 對調;後者不行.
; ?9 d7 b' x4 q0 [2 i P
個人的想法是, SPICE對於元件的格式是固定且無法對調; 理由如下
& C) [1 `' x2 a. l
1. SPICE FILE是由軟體自動轉出,格式已經固定. 除非是人為因素,不然軟題轉出的SPICE FILE應該要與電路圖一致
- P9 `/ h6 R( ?$ p; [2 V
2. 若是S/D的位置可以任意對調,那麼LVS準確性及可靠性會令人懷疑
* _8 j& z: ?0 s( @8 e
# Z% q! s& v8 u: Q8 {* U
關於LYDIA的驗證結果, 個人看法如下
4 g0 [% t; Z) k+ z# c8 K
LYDIA應該是僅驗證一般MOS,這類的MOS其SOURCE / DRAIN在LAYOUT接線上本來就可以對調.因此,若是直接更改SPICE的S/D位置;LVS結果應該會如LYDIA所說,沒有影響.
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2