Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP，另一個就是
* {; B( u L, F7 v& _/ l: M
避免BODY EFFECT 也就是基底效應，如果你有讀過VLSI的書不難
) t9 Q9 W7 b" @: R2 q7 _
了解SOURCE跟DRAIN的導通必須透過"空乏區"，空乏區的產生必
; g6 m2 V9 O% Q
須透過從GATE端輸入的電壓，當輸入的電壓大於臨界電壓時空乏區
1 k, ^$ |( j: W) R# U) I* A
才會產生，臨界電壓與SOURCE端的電壓有密切的關係，如果沒記
2 w" J# g' l! b$ Y3 c9 ]
錯GATE電壓+SOURCE電壓等於臨界電壓，如果SOURCE端電壓
% ~: e8 j6 }( {, X2 n
不等於0，將會造成打開空乏區的電壓必定需要增大，相對這種情況
9 r$ d! Q: z* G. c- L
下的MOS就不易被導通，而且增加了電壓上的損耗。
# \ E7 p: ]) M& L% a! B) g5 A
" t! Q" h+ Z1 G9 W1 ~
如果有寫錯還請各位指正，謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言， Body 可接到 S 或 VDD.
. I/ L& W2 b: B! r
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
& L- b3 Y/ D6 F9 h0 J
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
0 `* {3 @; C! D9 B9 i4 }2 i+ V8 L
PMOS 就是 source與bulk要接到 VDD
$ w6 W# K6 H0 v% q0 F, U
但是電路上還是會有 VBS不等於0的情況
% _# _' b4 {. I* ?
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
5 r* Q9 X" S5 V1 V. q1 ?, K
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
2 O) _ B+ r3 C. b5 Y2 x
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
7 d% O$ B5 @# D: x
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
- T5 ^/ L7 I' N: v
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
0 h( j$ O+ i& G
2 Z+ d6 k( Y- Q4 v2 ^! t2 w8 ~
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2