Chip123 科技應用創新平台
標題:
�定周期,可变的DUTY,如何实现?
[打印本頁]
作者:
cicer
時間:
2008-4-28 10:38 PM
標題:
�定周期,可变的DUTY,如何实现?
附图是一个OSC电路,可知T=C*(VH-VL)/I1+C*(VH-VL)/I2;
3 p5 _8 z* }2 v# K' ]. l2 v+ l
/ T7 w" b* E- p; l: F8 E$ r
可以通过调整C,VH/VL,I调整频率,如果要获得�定周期,可变的DUTY,如何实现呢?
2 l- I) d4 W9 n
2 D5 a4 a" c* R/ n; i' R
请各位大大指教,谢谢!
; y; I$ _/ e5 V- K
& t4 D3 t0 T6 w! e2 R
[attach]3767[/attach]
作者:
cicer
時間:
2008-5-3 11:04 AM
各位大大,有没有好的方法,请指教,谢谢!
作者:
finster
時間:
2008-5-5 11:16 PM
我以前有試過一種在vco後面加duty cycle correction電路,那是為了校正vco的duty cycle而衍化出來的電路
/ r1 S1 X ?. R
那是一種利用負回授的方式來實現的電路
/ X- v9 s' c$ z4 j4 J9 V$ ^
不過,這種電路可能不太適合你的需求
- n1 V7 {. j% U' |3 n4 ~
# Y7 H3 ?" j' S0 \, L
而因為你需要固定週期內去變duty cycle的話
# ]# `, F9 V* O- V3 {
那惟有在sr-latch後面再加一些數位電路應可達到改變duty cycle的功能
/ U1 n% q. D# L0 [: ]
基本上我想到的方式是利用delay cell再加一些數位邏輯電路應可實現
& d6 Y# f2 y* e. F0 B
若想加長duty cycle,那就用OR Gate + delay cell電路(加長)應可達到需求
2 p, t6 k( o; @% j
若想縮短duty cycle,那就用AND Gate + delay cell電路(縮短)應可達到需求
+ ]* _! J( q2 R' w5 J
如此一來,便可利用數位控制的方式,藉由控制delay cell timing即可作出想要的duty cycle
作者:
monkeybad
時間:
2008-5-6 03:09 PM
題外話
' p T/ Z& N9 h7 I1 o
VCO duty cycle corrector 是很好玩的電路
3 o6 {) S9 B& v- W
我之前有發明一個 拼湊一些paper的概念所組成的電路 也是用負回授的方法來產生50/50的clock
5 c8 h$ }4 [7 C" f; M6 m
finster大能分享一下如何實現的嗎 也許我可以觀摩一下
0 N% s- J8 K. m& h
我另外再開個討論版好了
作者:
mbission
時間:
2008-5-6 06:17 PM
標題:
回復 1# 的帖子
也許可拿你電路產生的定頻clock去充放電另外一個可變的CAP或充放電固定的CAP
1 ^9 V( Z# H6 m& W1 P- Q
,改變比較器的轉態電壓~~~試試吧
作者:
finster
時間:
2008-5-7 03:53 PM
這是我想到的方法
( B) a. m, Y" G3 U
利用delay cell和簡單的數位電路應該就可以改變duty cycle
$ i7 b/ S$ W: ~
因為提問者的前提是clock不能被改變,所以,就只能從輸出的clock著手動手腳,如果改變本身charge/discharge current,或者Vh/Vl電壓,或者電容C值均會改變原來的振盪頻率
/ {3 h2 |, Z+ a) ]; e' j$ D
不過,這種方法有些缺點,因為delay cell的精準度很難控制,所以,未必能夠很精準的控制duty cycle,當然,如果要很精準的控制delay time,相對的電路就要設計的複雜些
3 y6 v3 X+ R1 ?" P. K5 A
再者,如果clock愈慢,表示其delay cell的delay time要設計的愈寛,那用反相器加電容的delay cell未必適合
作者:
mbission
時間:
2008-5-8 11:29 AM
用定頻的clock去控制充+放電時間,所產生出來的clock應該是同樣頻率,
0 W2 ?9 v3 i, x
改變電容值或轉態電壓,便可以控制duty,用delay cell做,很難cover較寬
0 m8 U& e/ z5 K0 _# ~4 r) _
的頻率,並非上策
作者:
cicer
時間:
2008-5-8 09:13 PM
finster大大是利用BBM(break before make)的方法去做的,谢谢!
3 E( S% m* Q9 P/ U U/ T
) r7 q8 g$ `: m. X
如果DUTY不连续变化,那么调整CAP可以改变DUTY(固定周期)
4 ` E( Z% C# N3 N$ c0 T
T=C1*(VH-VL)/I+C2*(VH-VL)/I,,充放电用不同的电容大小,只要保证C1+C2不变,就可以保证频率不变了(理论上的),
4 P5 o8 E6 u6 d
DUTY连续的变化,上述方法就不好实现了................
: {7 l8 [3 z: F7 z0 f, _
. ^6 K Z" p) N4 ]' G" `. E# P
mbission大大能再具体的讲一下吗 多谢!
作者:
mbission
時間:
2008-5-9 09:36 AM
用你上面的電路產生出來的定頻的clock,去控制另外一組RC充放電電路
/ @' J9 @2 g7 s% `$ @% u
,改變充放電電流比例或切換轉態電壓,應該可以得到你要的波形~~~
作者:
kevin
時間:
2008-5-10 11:07 PM
其實上面這個OSC RC 充放電線路,就是555 timer IC的線路主要設計,只不過少了voltage control input(可用來調duty cycle)
/ \! z& G3 R1 A: n8 P/ ~- [3 H! U Z
稍微改了一下,看可不可以.(VR 用來調duty cycle)
3 S' c9 H! C; ?, ~0 B
% e3 o. R8 R+ l
[attach]3952[/attach]
作者:
cicer
時間:
2008-5-11 04:03 PM
谢谢kevin!
" X& w b4 S G7 ?
2 z2 h1 Y; _% l
但是如果VR变化了,那么频率也会一起变化的
作者:
kevin
時間:
2008-5-12 10:16 AM
我是假設R4 跟VR很大,所流過的current很小,則VH-VL會保持不變(只跟R2有關),則頻率應可固定.
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
