Chip123 科技應用創新平台

標題: 請教antenna的問題 [打印本頁]
作者: sw5722    時間: 2008-5-9 03:01 PM
標題: 請教antenna的問題
這是目前在做whole chip整合發生的問題,當我antenna跑完,使用) N4 q6 J/ ^2 m( {7 Y" ?2 M! q1 d
antenna diode去補後,antenna過了,但是lvs卻發生問題,某些線會4 ?, r; Q2 N' ], Z3 a
因為diode而有error,是類似斷線的錯誤,有些不會,當我不使用diode- u/ K+ a: b' X6 b  q# N; Q  M
而用換層的方式,卻又正常了,這到底是什麼原因.我確信diode沒有
! x. M0 u2 O$ O$ G1 R跨在2條線間,使它們短路,也沒有放在用做區隔電壓的dummy layer! C1 d: L+ r& r) e6 a
下.
4 m8 C8 ?! J4 K- L" _! X- }; a  B( w1 k還有一個換層的問題,一般從製程來說是朝上換,是沒有疑問的,就我
0 U7 w! {- S' P# M的理解,就朝上換一層就行,但是有人說要換top metal才行,昨天辯很
. ?6 O8 W9 Z) R% ^% Q& t/ F久,當然2種都會過,不理解的是,用top metal有什麼根據會比較好.
! Z: i6 \8 i- c& f( [, F
% s( l& j- b7 A8 C6 l% I[ 本帖最後由 sw5722 於 2008-5-9 03:07 PM 編輯 ]
作者: shmiyi    時間: 2008-5-13 11:01 PM
標題: ANTENNA
TOP METAL 比較上層所以乾淨
" G4 o0 O& P5 t& ?2 d: A# h, H, K請RD改SPI檔請他加DIODE
作者: sw5722    時間: 2008-5-15 09:58 AM
TOP METAL是可以使帶有電荷的大面積metal,較慢與gate連接,
7 F& R. z1 j5 [2 G% ?4 u2 f6 O但是top metal的rule遠大於一般metal,個人覺得使用上一層就能
9 f) m  `* N; g! L, Q6 _5 x達到效果,也就是暫時中斷那些電去燒毀poly gate., k: O2 w. }7 w* [& T: ]
一般來說我公司designer都不會在spi檔上加diode,因為出現的
7 [- k  X+ ~2 i' x9 yerror report是一樣的,但是在某些線上,會有其他的error.所以才會
" V  Q: l9 H+ G8 e! B1 p6 Y( T用換層取代,只是不知道那些異常error發生原因.



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2