Chip123 科技應用創新平台
標題:
電流鏡佈局加的dummy問題
[打印本頁]
作者:
chone1205
時間:
2008-5-9 04:28 PM
標題:
電流鏡佈局加的dummy問題
請問一下
" ?4 E; C& [+ K4 y; Y# `
在畫OPA的電流鏡時,要不要加上dummy嗎?
/ }/ P4 Y k; b% \" K& r" o
如果都要加入的話,那是不是在畫OPA的電路當中
# E5 j9 T( c# F- Y$ I
單獨的一個MOS也是不是要加上dummy呢?
& i, }* p) K! {1 W
我目前畫的是0.5製程的佈局,我記得0.5製程的絕緣層較厚可以不需要加dummy
1 E( @# S/ k9 P: g/ I
可不可以請各位幫我解答一下嗎
作者:
Justin7288
時間:
2008-5-9 06:21 PM
踏入這LAYOUT領域才沒多久~如有說錯請多改正!現在製程廠都還穏的!要不要DUMMY來說.那要看看你所LAY的OPA是否很重要!再者RD有沒有要求!當然啦有DUMMY是最好的!但會浪費一些面積!
作者:
sparkorange
時間:
2008-5-22 06:31 PM
請問，如果90n 製程以下，dummy 與 device 共用 drain 而不是 source
' d1 F' f1 f/ W: G+ @
& D- B- C6 G- p
(dummy 一端與device 共用 drain ，另一端接到vdd & gate)
4 Y9 c; U6 k2 z5 r) i
: X0 T# s0 G. k0 N
是不是會有漏電的問題?
作者:
12345
時間:
2008-5-24 03:19 PM
1.dumy有很多種接法3點都接同一點(接地,接power,不接),mos都不會On,另外不會On,就是Pmos的Gate接Power,Nmos的Gate接Ground,Source和drain你愛怎接都沒關西,但不能接到short),另外有3點都不接,還有gate不接(這種不好,有漏電的危險,除非s,D有一點不接),反正Dummyru.就是讓Device不要On的接法,都能當Dummy,gate最好要接到電位(不能float),避免漏電
5 \% y2 h+ a1 X- J, G: e
" d* n F' x& {* ]
2.我個人是這樣覺得,一般Dummy都加在左右,其實只要Dummy Poly,就可以, 不用dummy mos,(你去看Ic照相就會知道為什左右,只需POLY)
% E0 Z1 z: w3 g! [ A& R
除非你要準到不行,上下,左右都要加,那加Dummy mos才有意義
; j" `8 |' E' f c$ A
u& v# m9 F! j
3加Dummy還要看Lvs 會不會抓出來,一邊是netlist也會加上去,不然就要command file加option,濾掉dummy
作者:
zhiyong.gao
時間:
2009-10-20 04:23 PM
一般Dummy都加在左右,其實只要Dummy Poly,就可以
' i' g* _' w: V
同意这种说法，要么你的精度要求的很高那就加吧
$ ^2 |* q4 C: Z5 z- m/ |1 v
我们一般是不加的 Leader说加不加没太大影响 不晓得
作者:
jkchien
時間:
2009-10-21 01:02 AM
佈局圖形如果只是按照Design Rule進行繪圖者是佈局技術員
@; b, ]( _ I1 }
佈局圖形如果整合Design Rule+Design concept進行繪圖者是佈局工程師
* \5 B6 f$ D# w0 b7 R
佈局圖形如果整合製程技術+Design Rule+Design concept進行繪圖者是優秀佈局工程師
4 \2 e4 i. F+ ]7 R, p: J, m
佈局圖形如果整合製程技術+電學原理+Design Rule+Design concept進行繪圖者是非常優秀佈局工程師
% N( o) m9 U! Q5 x( t9 \& m
( t8 B/ T8 [7 d, Z4 B9 X( r
dummy pattern 和 dummy device之差異
0 z# F1 q1 n. c- e# A$ ^
乃是因為製程技術不同之故，必須要從製程上去了解元件架構。
1 C F( G/ v e5 s( u& b. o
單單以偏概全不夠客觀，不是優秀工程師應該呈現的
3 N$ Y! z% {/ z/ f/ T2 d
在LOCOS製程技術採用dummy device可以獲得較好的效果
6 A T/ X: Z+ A0 @3 b; s
在STI製程技術就可以採用dummy pattern獲得相同效果
- v; O* d6 s) i6 C( @: X B
3 i% H& K. |+ U9 t- `- o9 z& X
只有完全整合，才不會誤解而導致錯誤的佈局
* c) b' v0 R* z5 s
以上是我在類比佈局設計教學課程中總是會詳細說明的一個項目
% q/ Z" g* I- y
; U& r1 b0 a8 s; B1 M
簡老師
作者:
semico_ljj
時間:
2009-10-21 10:53 AM
標題:
回復 6# 的帖子
关键模拟器件都是要加的！
作者:
pph_cq
時間:
2009-10-27 09:44 AM
6#讲的非常受用。
' ~' K( _+ o+ I, G f2 o. \ d
那么，加dummy pattern应该floating还是接到ground呢？
作者:
milo_li
時間:
2009-10-30 09:14 PM
6#讲的相当好，真是佩服，获益匪浅！！！谢谢 分享！！！！！！！！！！！！！
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2