Chip123 科技應用創新平台

標題: Layout 新手問題!! [打印本頁]
作者: ben372717    時間: 2008-5-14 03:21 PM
標題: Layout 新手問題!!
inverter　製程　0.18
0 }: Q1 i  z1 a) c
0 s, _4 }) F0 |; ^! L1 F---RUN DRC----------: p0 G' f$ a' v- ~. i( r3 L
出現error
. e0 L- M  w( G  o3 r% @' _
: Y4 p1 _" W6 ]) _) @3 x1 i- t- r1.CHECK OD.R.1WARN -2 errors4 a2 Z, b! M" t0 {. _5 j
(OD WITHOUT IMPLANT)
+ |% @" e( K) H  Y) O4 c; X, }+ `- M; `$ |+ Z. w: f
2.CHECK M1.E.2- 8 errors
5 T) T1 _" [6 W" T7 {0 z% ~! NM1.E.2(@Min extension of M1 end-of-line region beyond
, O; F* ?* j- a/ x- XC0 region is 0.06um X = ENC[C0] M1 < 0.06 ABUT < 90 opposite8 s" Z- ^) s" J' t" @$ d$ f& z
INT x <0.22 ABUT == 90 intersecting only)% F& d' c/ I4 p; W4 e( q
" g& y6 M, ?& c2 }" }
3.CHECK P0.R.3 -1 errors9 f& F) `( o9 |7 @6 V
Poly area coverage < 14% (exclude application forindactor)
2 m1 @5 F  u! ?7 \CHIP_NOT_IND = CHIP NOT INDDMY
  Y9 `/ ?. ]' IDensity polyI_NIND CHIP_NOT_IND <0.14 print! n9 n$ Y3 e/ p% F% D5 V1 f* w
AREA (POLYI_NIND) / AREA (CHIP_NOT_IND)
* V4 E* [) V3 v.
" P( z5 N8 X# K; U4 L: f0 F9 a.3 |1 X2 o; H7 x# L+ z6 ^! Z# ^# P
.
) Z7 _" O) _2 X% @0 T/ C類似錯誤
0 N3 V1 e7 j% ^9 K# R
/ D9 u7 Q0 s' ^
5 L) ~3 Z- Z% f$ l/ {4 d9 D) ~

. r- ?4 D1 W* T* d8 y1 H* }１。因為標錯誤的圖示實在找不到，無從下手，都在亂猜，所以上來請益，
) m% z) e' D+ N; n9 B/ `希望可以指出我錯誤的地方跟改錯方法？1 _# A  x( I" a( x# A" j/ L
ex. diffusion :gate 的寬度不能小於0.32 之類的
5 a6 u, C! W$ W8 j# g２。是否有專業解說DRC　error的網站？可以提供給小弟精進，還是一切
3 @1 W7 [0 m! N' ^/ {" C3 w  V) e都是憑經驗& O0 ]" h; K" Z, X' w7 [, f9 z

* R# U7 d: L- e/ Z7 K& M! _; X初次發問，得罪的地方，請多多指教。
作者: ryan1    時間: 2008-5-14 04:14 PM
標題: 回復 1# 的帖子
1.是OD外圍要圍n implant or p implant
" L5 k: Y7 W5 O, e% g8 Y2 [: A2.是左右MT1 extension co 需0.0um
0 `3 ~3 ]* X" R4 H& e; b8 Z5 W; C3.是Poly area 要大於14% (就把他話大超過14%就可以了)
* O" M/ R7 [$ Y1 _3 S我覺得應該釋這樣解釋!!
作者: 小緯仔    時間: 2008-5-14 07:05 PM
建議您可以先去看一下IC製程的流程; w4 K1 C+ J+ G
8 t4 L  k3 o3 B. z+ f9 J
這樣子在Layout 時會比較有感覺
作者: m851055    時間: 2008-5-14 07:26 PM
撱箄降���foundary撱��靘��design rules paper憒�迨�冽�error���瘥�����閬�
作者: Shouwei    時間: 2008-5-15 03:10 AM
感覺您mos是自己建的？- G; C2 R% Z2 ~& Q9 q( X. |
第三個coverage 可以忽略
8 N4 L. f9 K# e; a  u' a要下線時再解決即可' h% {, ~$ ^4 v

3 K! ]2 }0 K0 d: alaker 有 ctrl+m 直接呼叫出mos的功能...2 B" |9 V  d: G: [) O
應該是說，這個製程檔for laker 的 已經有事先建好了
作者: ben372717    時間: 2008-5-15 04:45 AM
原帖由 Shouwei 於 2008-5-15 03:10 AM 發表
  J' [3 l! {5 X感覺您mos是自己建的？
8 Y; d- Q4 m* j/ [5 T  e9 o8 F第三個coverage 可以忽略
6 u9 d5 n( @* X# Z* b# V要下線時再解決即可! B% G6 e- `5 L

( d/ I$ m( l5 L( ^1 q' @laker 有 ctrl+m 直接呼叫出mos的功能...' n0 D- E2 t( M) f
應該是說，這個製程檔for laker 的 已經有事先建好了
) V1 J- P/ k- w5 E/ ]8 E) a9 |
, x) R2 ^% U& b0 v1 _

2 Q- P3 \4 k& |. x; [mos 我是用模組，create -> trainsistor -> pMos 1.8V 這樣& `! g' b+ K# h+ S" Y
0.18 um 我不曉得是不是 poly的寬度　。他有預設0.18 um+ ^, W3 j9 |+ ?' S& V
感謝你的回答，我又多了一個try的機會，往正確的道路行走。
作者: Shouwei    時間: 2008-5-15 08:41 AM
是呀，點18製程，當然poly預設就是最短的length，0.18um% k9 {" b3 ^8 `! @( C6 u4 ^2 @6 s
=============================================" d; n1 z* L  Z
今天cic 有開放線上e-learning
8 P# U# k, g- A. O( o; V% d; {$ g趕快詢問您們lab的管理員# t" k7 Z+ c( L2 A
看有沒有開權限給您(要先加入cic會員). B0 e: H& N( B; W  x
裡面有教laker、full custom design concept
5 k" _$ p/ j4 m% g亦有hspice，都有一些不錯的技巧
) @* W1 c% S5 j: Z要趕快報名唷，晚了就向隅了，呵呵
作者: m851055    時間: 2008-5-16 06:57 PM
建議看foundary廠的DRC paper，這樣在找error時會比較有感覺。



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2