Chip123 科技應用創新平台

標題: 請問layout問題 [打印本頁]

作者: ryan1 時間: 2008-5-16 05:13 PM
標題: 請問layout問題
1.Polyimide & Salicide 差異.
2.為什麼畫ESD device 都不加 ESD implant 這層layer.
麻煩高手解答.!!

作者: m851055 時間: 2008-5-16 07:05 PM
在ESD設計上有很多種選擇，有NMOS ESD、PMOS ESD........，而且在同是ESD NMOS上一有不同之設計，所以不一定會用到ESD imp.，而ESD imp.一般是用在ESD Diode上的。

作者: aspire132 時間: 2008-5-19 09:37 PM
標題: 感恩分享
我是公司新人呀
對layout特別頭痛
感謝大大這麼無私的分享

作者: ryan1 時間: 2008-5-20 08:58 AM
標題: 回復 2# 的帖子
請問那有加esd implant 跟沒加esd implant 有什麼差異呢?

作者: m851055 時間: 2008-5-20 08:36 PM
一般ESD imp.是用在ESD Diode，其工作電壓較高。

作者: ryan1 時間: 2008-5-21 09:03 AM
標題: 回復 5# 的帖子
恩.感謝!!
我也是有看過esd doode但沒有加esd implant .e.q:tsmc 0.6u bcd製程

作者: m851055 時間: 2008-5-22 06:23 AM
標題: 回復 6# 的帖子
ESD imp一般在HV 製程才會出現，tsmc bcd可能是用其他名稱吧???

作者: ryan1 時間: 2008-5-22 09:41 AM
標題: 回復 7# 的帖子
謝謝您的寶貴意見.
我做幾年了都還沒看過用esd implant 會是什麼特性.
因為一般pmos esd 就用p implant, nmos esd 就用n implant.
我們公司有5v/32v/40v也都沒有用esd implant.

作者: jiangfon 時間: 2008-5-22 03:54 PM
esd imp 好像是和其他一般imp的濃度有所不同,小弟拙見如有錯誤請不吝指正。

作者: m851055 時間: 2008-5-22 05:40 PM
標題: 回復 9# 的帖子
濃度確實是不同的.....................................

作者: 12345 時間: 2008-5-23 04:05 PM
蓋esd imp主要是改變 DIFF濃度,ESD MOS就可以劃比較小(POLY到CONT可以拉比較近),你可以去比較有蓋ESD imp和沒蓋的,poly到CONT的距離,沒蓋的一般是 5um,有蓋得好像是 2um左右,,那當然是劃越小越好,問題是蓋ESD imp,光罩要多一層 ,成本不一定會比較低渦,要實際去算才知道.

作者: ryan1 時間: 2008-5-24 11:37 AM
標題: 回復 11# 的帖子
Thanks for your answer.
所以一般都不蓋esd impalnt.我們都只加RPO這層.

作者: ritafung 時間: 2008-5-26 10:13 PM
ESD implant是用在LDD process，它是用來把LDD蓋住，避免ESD 電流在poly gate下表面流過而破壞gate oxide或LDD 結構。
RPO(應該是TSMC的用詞，其他應用SAB)是用在silicide process，是用來擋住silicide在nitride上形成，同樣，它是用來避免ESD 電流在nitride表面流過而對gate oxide有任何的威脅。

作者: ryan1 時間: 2008-5-27 09:32 AM
標題: 回復 12# 的帖子
謝謝你.詳細講解.RPO的確是用在sllicide process上面.我以前只知道RPO是為了Drain & Poly 的阻值加大而已.
那Polyimide 跟Salicide有何差異?

作者: ritafung 時間: 2008-5-27 11:33 AM
Polyimide 跟Salicide 是兩種不同的東西,跟device是沒有關係.
Polyimide是用在Top Metal 之上,有一種保護的作用.

歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)