Chip123 科技應用創新平台

標題: 請教有關調folding_cascode 放大器的訣竅 [打印本頁]
作者: st80069    時間: 2008-5-17 01:46 AM
標題: 請教有關調folding_cascode 放大器的訣竅
+ a+ P" J7 d6 m: A
上面是在下正在做的差動放大器，正遇到瓶頸中...冏
  v8 Q# m" N( ]% A' ]6 Z6 [在下初入門，設計跟理論之間有極大的差距.....
! d/ r. _% N- [% P+ a- T- X8 f在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，% M$ @& h2 G/ _* f, u+ \- n3 P
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
4 f5 U: f; @7 g等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
, L! J$ z$ }, R# X% X! v+ e, @* u/ Q9 ^( x% @
增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....) F: E) D* t* q* e; x( ^# x1 q
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
9 e7 a9 N2 P7 ~9 p, W7 e( {1 O在下使用的是65nm的製程，所以VDD是1.2V，
1 E' a) d  N, v  i: x而我VCM的值則是固定在0.6V，
( ^8 Y; ~, G- q* R  W3 t4 Q% P6 R% g看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
  J) Z; K3 z+ y2 R" y( t! ^. w+ d/ l. x
所以有幾個問題跟訣竅想請教各位大大，
3 {/ E5 L# j% w- M" G1.VCM的值真的需要固定在VDD的一半嗎??
& A% I+ q( e# Y, X' v: X* f# L* ?' Z. P( m, c' p7 B
2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
$ m& {& K; A, D+ z" ^' V9 S! m- Y4 O2 `0 J) R$ W% d2 [4 ], v' |  }
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....
+ W& j! |" j6 R+ j$ O. U$ t, f/ J! B
大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
+ T/ Y, b6 a+ {) `# w) u希望各位有經驗的大大不吝指教(跪拜)~~
作者: st80069    時間: 2008-5-18 01:53 PM
PO上小弟的hspice好了
/ ^+ H; A1 ^% I' o4 b" \+ n- _***********folding*************
/ m5 \4 {& ]0 o( I9 L4 v* s0 J.prot
2 L0 ^) l+ @) ~+ Y.lib 'xxxxx.lib' TT) L- y( b$ C  @' U& j% D/ e
.unprot% y# e9 C/ ^' K: w
.globle VDD' T- x) _6 ?+ l# K5 a9 G
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
. k' a) f, L6 p9 Q2 P***********description****************
+ `6 `5 l" w4 W2 j- D- T/ q*****************
2 e; @4 b2 l  @: h& C& B) I. sVDD vdd gnd! 1.2V5 r) I% v$ D+ s* G

# Y& s$ w# t$ B  l, {. {. cVB1 vb1 gnd! 0.74v1 y+ R' X7 A9 V4 A7 S
VB2 vb2 gnd! 0.4v# R8 {* {2 L" y' n% ~# P4 c
VB3 vb3 gnd! 0.38v0 K& g, P( c' [! Q$ i. |8 _
, n2 Q( J" ~' Q2 n" Z
VCM vcm gnd! dc 0.6v
/ o* A1 s0 _. e7 f; u3 zVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)2 n+ Z% f9 u3 j5 A$ P2 o6 B
*VC vc gnd! DC 0V" X5 s5 T( ~( t- f: W& u( z
EIN+ in+ vcm vd gnd! 0.5
" V, D; x, h: R9 _% WEIN- in- vcm vd gnd! -0.53 s5 l- J4 `. E6 i" e& t( @
*****************; F9 w0 d  r) D' V; t2 U5 o

% ^! F5 H8 b& S3 r- HM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp: B% [* N" P- J
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1# i7 @9 c% l) a1 H1 G
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
& `& y$ A# d# ^+ m* i; m, ~M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
; s. y% I" C% r$ G8 hM5 nout n4 vdd vdd xxxx L=Lp W=Wp4% H) I8 ^9 F. L" j
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
2 n# h* H: E. |# k. N: g0 kM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn34 Y1 l% `# R; d; ~* \
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn27 T. B0 E0 m% {
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn24 C; X# X. ], {9 x5 W
2 x+ D# p. y$ Z4 N
***********analysis*************
5 R: y9 x: Q$ K7 ^4 c* y************output**************
5 ~% v( s0 i- F: U1 i.op
# Q3 t1 ]5 v& p! m5 n% b" R.option post
, U9 K  v  o0 A4 w1 d/ @/ u, \.tf v(nout) vd
1 U3 i0 j- c4 p: }; u.end
; T( W0 u* _3 J" t' ^' C/ S* w+ D/ g2 c/ P
      v(nout)/vd                               = -115.0583 1 n! c1 I2 @: O/ P  u' }
      input resistance at             vd       =  1.000e+20( f& a6 ]3 A; ~
      output resistance at v(nout)             =    1.0725x& z4 B& ~: [0 p1 v  k- ]
增益只有115.... 要怎麼才能升到1k以上勒??
4 f3 v. o- g9 r: U4 _2 l& H8 |+ C% u- x( A. e$ b
[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]
作者: vince    時間: 2008-5-19 11:28 PM
one stage op with gain 40dB
, w; I# V. P4 @  r) H! M9 L差不多極限了
作者: st80069    時間: 2008-5-20 12:08 AM
原來如此...原來是到極限了...
) _2 F1 f! q+ ]! B! G因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
" I4 W3 q, Q  e# R" _結果反而調不出我要的值，
8 n0 o, {* q# j! q; A小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
4 e7 z4 c) q/ r! Q5 C7 p+ C: H
9 Y& X0 |. k2 b* `: V. I+ _/ H+ A( g$ O% I7 A6 ?) h" ?. i# C
多虧有vince大大的肯定，小弟才敢放手去做
  Q* n5 u; i+ ?# p; n1 _$ |9 n& z& g3 A) e; h
不過，現在卻又遇到個難題，4 m" _' z9 O" H% M$ c: w& Q
電壓值該怎麼調，或者W/L該怎麼分配，
9 k0 K& [$ L1 l3 o6 c才能讓Mdrive的部份便成SATURATION??
; o* B* B& Q# ^% M/ @% q0 s調了整整一個下午，linear就是linear，說不變就是不變....
, J3 C( v5 n/ c) I# r# UM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~
作者: mbission    時間: 2008-5-20 09:49 AM
MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話), d$ V& Q$ z' L7 M+ R
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉5 Y* D% q, D7 t0 B6 P5 y
你可以調看看
作者: vince    時間: 2008-5-20 11:21 AM
能不能說明一下regulator的load是什麼?
: d+ w% @; I$ U! b! M& x3 W因為看起來是IC內部的power" i' t4 d. h8 X" ^. b  V
需要多少電流?
0 f- `) C- ?1 I( ?regulator 的load regulation spec是多少?
1 }0 J$ U. h' u1 L" I$ q第一級OP bias電流多少?
! b1 m; j5 ]+ S. n  v- u; V; j# u這樣比較好提供意見　
作者: hiyato    時間: 2008-5-20 08:35 PM
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
: t2 P. O0 \! C附上他的paper讓大家研究看看。
) e) D* v; N5 S
作者: kevin    時間: 2008-5-20 10:05 PM
thank you for sharing this material
作者: st80069    時間: 2008-5-21 12:46 AM
謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
3 }% {4 q& J8 V. Z謝謝hiyato大大提供的PAPER......$ U0 l/ \8 l5 @* ]# U# f8 O$ {1 r
回vince大大，. \3 Y  x; Y( Z" b7 \
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
! e# a/ \+ W4 q4 }剩下的...恩，也不太清楚，似乎是自己設計...., _: @4 ^4 Y3 K$ c9 _$ {- Y
所以...就想說先以增益為目標....9 D, X( \# B9 s4 a

1 O& s+ X" B* C* _% p[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]
作者: mdtjason    時間: 2008-5-21 09:46 AM
有資料可以參考嗎?
2 v  G( @) S+ C* }% j感謝大大們的分享~~~~~~~~~~~~~~`
作者: 賴永諭    時間: 2008-5-21 09:50 AM
output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
) u! |4 _3 G+ J* q) d% ]當然會犧牲headroom
作者: finster    時間: 2008-5-21 02:03 PM
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)3 q4 N7 G# [0 P) c, `6 p
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
5 Y4 c; n- a$ i+ U9 ~7 F5 \, O不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住
作者: vince    時間: 2008-5-22 12:14 AM
1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain1 K0 i3 ~5 m! i/ S2 v+ x
   原因是kbgriver所說的  
$ [7 @; M+ g2 n+ \1 l- o2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current6 S6 w. w- L3 ?% J! E
   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
0 x1 K$ @2 E: d6 K% h# o   做了也是白做- f% q) J' _: Z$ D8 r
3. gain大有他的好處  可是over design只是增加自己的困擾: }7 i3 V: ?; m
   所以你應該是要去算一下你到底需要多少gain2 O8 @: n7 s# A3 k+ D
4. 如果你是學生  而這個不是你論文的主要部分 ( `9 g7 _) I3 G7 M" f
   那我會建議你用更簡單的架構
$ g3 r! ^* y) z   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
; x3 `/ j( U  @: U4 ]6 |   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
1 {/ H& B1 a2 s2 R+ D$ |. X5. 你的VCM就是你的Vref 不是1/2 vdd+ A+ ~, E  a: G6 }. x* X8 C
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
3 i' b& }5 G" R  c2 s4 \7 t( A7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重8 u8 t6 J* H' V9 `, `- ?
8. 今天話有點多  不好意思
作者: squallscer    時間: 2008-5-22 09:03 AM
XDD8 ]+ k  P% I( H! I
不會拉，vince大大見解非常的寶貴唷！" [/ Y' i: u8 A- q' [
更謝謝finster大為我提供的建議，
& u% o( R6 }: {- e9 U; |3 }看到各位大大為我解答，讓我求助無門的情況下感動非常了
% L6 V: R: r7 `+ ?! D! `恩，我現在就試試各位大大的方法，跟建議，- O: I! ~! t. m4 g0 L2 u
我試完後的結果再跟各位大大報告！9 w  I; i' Y) |6 h8 L, w' s
謝謝大大們的不吝指教...., k  [. r* [2 I. z! N: f0 `6 P2 \2 y
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)% n( ?" n0 t$ w& T

4 |) y, q- ?% F& e) _/ P恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
5 `0 R5 g, z( V8 }1 G而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....$ F) u! a8 Q( I% H3 b- ^2 z
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
4 x$ P) m$ F& u# [& q# v小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~& u$ w& K' c$ Z9 P6 I- q
% G# ]  @8 o3 n3 q
[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]
作者: st80069    時間: 2008-5-22 09:46 AM
咦?
# w4 V6 i' v  w- b! h; ?- K, b話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
; B+ A& l/ J9 ^' o. {(昏頭)
" e" \  v$ D. j/ E: H抱歉抱歉....
- z. J7 L& K$ _/ _+ W" K4 r* I( O# cfinster大大說的....是指沒有MD和MC時的設計嗎??
; C8 [" A1 w2 B2 L8 G恩...那應該是我的寬長比設計的問題了...& S- o' `: E/ P& ~3 a# a: K; g# o
我重新再重推做一次...- ]+ T& z- D% g5 p( X; t

9 u9 t+ B/ t, X% ]% L[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]
作者: jerryyao    時間: 2008-5-22 01:24 PM
原帖由 hiyato 於 2008-5-20 08:35 PM 發表
* }% w, }; B1 K6 U  o( n% R6 c2 {0 V有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
6 ^8 o, G& u8 @5 u8 Q$ U2 E, X附上他的paper讓大家研究看看。. F! Z9 Z: r  |
**** 本內容被作者隱藏 *****

0 v1 H4 L. E  T8 ]1 Wregulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
3 g4 y8 D% T6 d% I/ y 要錢以後再說。
- {8 `. i# M3 ]- u/ J$ I9 h, X. c2 k& C7 k& ^& K: X
[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]
作者: finster    時間: 2008-5-22 06:49 PM
原帖由 st80069 於 2008-5-22 09:46 AM 發表 9 w8 u& r, H8 G
咦?
( j3 ?- S  d2 O0 ]話說剛剛才發現，小弟忘了把同學的帳號登出而po文......7 w7 M! F; {& Y+ M. p: L4 j$ a
(昏頭): E5 z0 u- f" X+ o# D: `' H
抱歉抱歉....
- e: H4 i4 T& N: ufinster大大說的....是指沒有MD和MC時的設計嗎??) Y% z/ Q) _; s4 v, m" {) z+ W  o
恩...那應該是我的寬長比設計的問題了...
) m6 M- D1 j6 f" o4 k* {( C$ E我重新再重推做一次...

( m1 }" h3 H7 G+ k8 j
2 T( U3 A, f& C  b. ^2 u5 m0 u" u" V) d$ x9 g) X
$ W8 ], g' S  h
不了解你指的MD和MC的縮寫意思
$ B: P0 ~9 [$ S) q& ?6 q) Y5 Q我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
- W0 x3 h) G% V% l7 I+ x# w, K因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
' ^" ], ?# y& N7 v: W; Z自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的
作者: st80069    時間: 2008-5-22 10:50 PM
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....4 C+ S# d$ M2 F% @- g. U7 E8 O! v
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
# G0 Q9 v( A# w1 S" N很謝謝kgbriver的寶貴意見~~~# b9 _7 x' X4 P- g8 S, O2 y  H' u% |
看finster大大的解說，
* k& x1 I2 D8 B: u2 ]2 y發現OP的學問，還真是多....4 p4 ?& n1 n# Y+ Z4 K0 c) K
唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~& A' U1 b& c2 J! x# ~

/ D/ r3 \! b! i9 M從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
% K% m$ }: k# ~- G; Y5 W& d0 \' \6 D5 P+ f6 w
恩.....原來如此...9 R0 Y. u5 f$ z- p3 s0 V* T9 @. _
今天發現了一個問題.....小弟的功率真是省到了一個極點....# I- n* S+ Z/ \8 W. S& z
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....; _  G+ k" o# D) v6 f  o
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
( [, Y. F  h1 `2 [8 `5 K結果失敗....
" F6 _# H  P1 k/ h: a真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
2 k6 O1 y4 E5 d2 i大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)
作者: finster    時間: 2008-5-27 10:32 PM
原帖由 st80069 於 2008-5-22 10:50 PM 發表
8 B& r; M5 b3 c& ]8 M& A. k" B喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
6 e) f( X9 G4 @9 ^. K: Z小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。, F) t* j8 \* d! c2 {3 I5 f
很謝謝kgbriver的寶貴意見~~~
8 F: B2 f5 k# ], D6 u看finster大大的解說，
4 [" x& g. U( d: w  ~9 w6 M發現OP的學問，還真是多....7 z' t4 X/ r6 J5 S
唉...小 ...
! h- \9 j6 k/ s
# n0 w$ D6 T: `+ ?/ @( t* p8 m0 F

4 Y$ {( p8 }; b1 t3 w3 m我想,你有點誤會我的意思了' b$ Y1 f7 _+ R  w  j
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
- c, m/ v& B( y  m+ i9 x  M而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op
作者: st80069    時間: 2008-5-30 10:34 AM
原帖由 finster 於 2008-5-21 02:03 PM 發表
: L* G) D# m$ o& l9 P' w0 ~如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
% W! ^% n  `5 F" N( x1 a而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...
/ ?/ X/ c# b# r- ]/ p- A, }/ T

2 a' P2 T4 ?1 y, w+ {7 n; a嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
8 b& \0 S- u+ \! x% ?8 v) A( V哀....然後面積就變得超大超大....
作者: sachiel    時間: 2008-6-1 12:35 AM
regulater是類比電路的一大挑戰
/ l* ?. r! Y2 B5 n5 u0 V  b7 q感謝大大分享的這篇PAPER4 f" a- l2 B9 o' X; _0 h/ N9 X
對剛入門的我真是非常有幫助
作者: aksi    時間: 2008-6-1 02:10 PM
希望能一睹此篇文章的设计 让自己OP的设计能更上一层楼 感谢
作者: jjtomes    時間: 2008-6-2 10:22 AM
調OP有很多的技巧在裡面~( F+ s3 N% P5 a2 z0 a" X# u" r& C/ L

1 z5 z2 `% z' S# X# l透過大家的討論真的很有激盪的感覺~很棒!!
作者: ele9229    時間: 2008-6-3 05:33 PM
標題: 回復 7# 的帖子
先了解自已需要的spec是什麼再了調電路會比較好: P4 G' A6 N# y
: i" I% b' R: _9 X3 c9 J$ H% x" K
如果你要增加暫態響應的話建議後頭再加上
7 C8 g) V' @* o
& Y+ y! X- c, ?4 r電流回授緩衝放大器
作者: hitxiaojun    時間: 2008-6-3 07:04 PM
標題: 回復 7# 的帖子
看到各位讨论,小的学到不少,真是太感谢了!以你们为榜样,努力学习啊!
作者: st80069    時間: 2008-6-3 09:50 PM
好煩啊...已經第4個禮拜了，但還是調不出來，有大大建議上面加head，不過...很怕改了之後，會影響內容...
6 [: X* _9 i5 V. g* x. W) y* l努力調了很久，目前進展是增益，446，約53dB.....始終達不到60dB...0 W' j6 G8 z+ b& I5 [0 f! m2 u# R
而專題本身是沒規定60dB啦，之所以會認為60dB，是因為下面這張圖。8 D$ K- T) o; Z$ L

4 G3 Q& h# U; K2 a穩壓器的設計得到CVDDH的穩壓值....
! x2 E! ]2 B2 v而小弟看過有關穩壓器的PAPER，如果Mdrive的電流增益為gmp的話，
2 ~, ^( V3 y. G( M. f; A則需要A*gmp >>1，所以私心認為A需要60dB，+ x$ j! F* H6 }/ g; ^3 w1 J
, N6 u5 g9 i" x# u0 N. F4 Z0 z
是我想錯了嗎??
* w$ l$ N" @. c; x謝謝各位大大不吝指教.....
( j" y$ {7 f+ t1 C& j  U" j- `9 C(已經調到好想哭的地步了....唉唉唉)
' ^( Z: D3 s, F0 N- c(如果真的需要60dB，那我明天趕快改成兩個head好了)
作者: finster    時間: 2008-6-3 11:58 PM
原帖由 st80069 於 2008-6-3 09:50 PM 發表
3 a8 d4 d' h1 L& V* T好煩啊...已經第4個禮拜了，但還是調不出來，有大大建議上面加head，不過...很怕改了之後，會影響內容...! u+ D. z' w+ ^
努力調了很久，目前進展是增益，446，約53dB.....始終達不到60dB...
6 @( o9 I: x0 B8 {5 z- U0 V而專題本身是沒規定60dB啦，之所以會認 ...

. X# V! ?, b5 N" j* J$ Q; h3 `9 Q" a

+ J9 w6 }* U5 {6 z3 N6 P你的Vref是設在幾伏呢??
" m' T; S% M* V) o2 v) f% b% n* p我記得你的VDD是1.2V,採用P-type input folded cascode OP! t) C9 y; y: O+ x' o' ]! T
如果你的Vref電壓設太高,建議你改採N-type input folded cascode OP,不然,先天上gain值是調不上去的: p$ K) h  ^$ J9 A, {. g# h
不過,53dB,真的是太低了,folded cascode OP要作到60dB是很簡單的一件事
作者: st80069    時間: 2008-6-4 02:52 AM
被最後一句嚇到了...folded cascode OP要作到60dB是很簡單的一件事...(慚愧)  D+ b3 J, Q: }6 ?
之前曾經弄過0.18製程的，N-type input，VDD=1.8V，High Swing的電流境接法，不出兩天就調出來，上達70dB，面積也小，有足夠PM和SR...不過，卻是亂調出來的。
+ e# y, \5 L1 Q& ]7 w9 C4 I: T現在改成更小的製程，N-type input，VDD=1.2V，且有vth小的優勢，但上頭只有一對電流境，寫公式估大概，花上4個禮拜卻只有失敗心得...(心情超沮喪的，超悶)
, D6 ^' a$ a4 m$ f
( z/ {- w6 Z8 p$ r1 Z9 U* d5 S9 AVref是0.6v。
5 e$ i/ X) s, o如板大命中，P-TYPE是最佳的設計。
2 i6 y9 }8 Y0 [, e( C- C1 C; @% H9 i! i% c" u. [; F
還有，謝謝版大的PM，5 ], a( Y/ O: w; E# F( y
版大的PM內容真的有讓我開竅很多東西，又讓我有信心起來，
: D; P7 P* T, a$ X! [6 i. ^( F! D# K對照之前版大的回覆，指的是再疊一級電流鏡採wide range做法(應該就是類比說的High swing一樣吧??)，
% ~( G+ l/ \/ N$ u3 s0 q" r明早就趕緊來做做看，好想趕快去實驗室試試這樣的做法~~期待~~7 c* j/ V- O5 W2 f9 X- l* @1 q
3 e) q" h4 j. S0 N/ L1 G4 D
******************為何會調不出的心得：******************************3 Z8 F+ L( V- Q  _) b) ]4 ^7 l, _
公式：gm2*( (ro5)   ||   (gm7*ro7*(ro2||ro9) )  )
* v! O$ Q7 b) f& ^! @! o/ R因為電流鏡那端只有一級，  }# F7 {* Z* p: \6 B
也就是往上看的ROUT只有一個ro5，
5 E/ f5 z4 F& I為了避免ro5過小所以一個方法是放大L另一個就是縮小電流I，6 p/ _2 o$ J7 E8 H( G6 Q9 a
而，L5已取7um(太大了吧)電流還必須維持2uA以下的情況ro=2M，
8 P/ _8 B2 F$ k" E$ o! F$ {; g( m
往下看是gm7* ro7*(ro2||ro9)，卻也因為電流過小，
( M/ O7 x  L$ q: Ygm7*ro7照公式看來會隨著電流下降而上升，
% h. \2 Q* D; x* o但，上升不大...試著放大寬長，沒有明顯的變化。
! a6 O4 |. H" `5 k: v  ^6 R
% O) y4 N: `( J' H' M9 c  Z0 k且，ro2||ro9也因為輸入端跟最后的匯流端的電流很大(一開始我定70uA左右)，
. D3 i1 C7 F2 M& `" \7 N導致ro2跟ro9變小，雖然gm2有1.2m，但並聯後增益只有400多...
8 ?0 @% g; @& X3 B(此時的寬長已經為了拉拔到400多大的不太像65nm製程會做的事了....)/ Z8 B) i2 B- S
既然gm2無法放大了，不如放大輸出阻抗ro2跟ro9，也就是降低輸入及匯流端的電流...+ {0 X: j3 r  ~5 s; R8 o, @& v
當然gm7*ro7值不變，ro2||ro9也如期上升，卻gm2的下降大於ro2||ro9的上升，; n7 n7 l: \; N+ f( F$ ~
增益當然就愈來愈小。
4 I4 Z( C! L6 E8 @*******************************************************************************
! _3 y2 n& i' ?1 |% E1 d# n$ d
- K( h+ ]) ]2 Y[ 本帖最後由 st80069 於 2008-6-4 02:56 AM 編輯 ]
作者: monkeybad    時間: 2008-6-4 11:06 AM
為什麼會調不出來的主要原因在於& M9 `( {+ H2 E. B' P8 z2 V$ ?

4 A2 @+ D* q9 e3 m- r" \/ X9 ifolded cascode OP少疊一級啦* A$ G0 j8 j8 A6 p0 o! M+ ^
' ^/ s" L; a- |. X- i
請看附圖+ u! e; b# L4 L
沒有疊的話 往上看的電阻為ro而已 所以總體大概還是ro的數量級 gain大概就是gm*ro左右
" p; p: W7 ]" k0 T. t這樣跟一級op的gain是差不多的
! y& V! O1 Y0 H( X* ^9 t+ ]再修改一下試看看吧 應該很容易調到60db以上) @7 ]: ^: x; l' R0 ~/ D9 c

8 h3 Q: V( Q7 q2 z, I' W1 z. C8 X[ 本帖最後由 monkeybad 於 2008-6-4 11:09 AM 編輯 ]
作者: monkeybad    時間: 2008-6-4 01:47 PM
抱歉 沒仔細看之前finster vince的回覆 已經有提過要增加PMOS疊接方法
( j  h% r1 v4 @( [- o0 ~( ?所以只是再重新建議
: m# p6 }1 U5 z4 y另外補充一下 假如是設計regulator的話, high gain是有必要的
- P' B! C* F9 D因為PSRR是跟op的gain有關的
作者: shaq    時間: 2008-6-4 01:56 PM
請問樓主，您所說的 PSRR = - 60dB   是在哪個頻段呢？
- g. }& I- q9 l' ]6 Y0 L
9 W# G& x& Q4 [: z4 n-60dB@ 10KHz, or -60dB@-100KHz ?
作者: st80069    時間: 2008-6-4 10:29 PM
謝謝，很感謝monkeybad大補充，目前已經開始動手做這樣的設計了。7 k; D# _1 h7 Y2 m
咦?shaq大的問題是??
5 a! Q; f  W% o% K- _% |1 ^如果樓主指的是我的話...小弟好像沒提到PSRR的問題XD...雖然之後還是得考慮..." Z! T8 a1 b# j" N& n; D: [8 E
3 r; d5 D$ O8 `) V: e
怎麼每個大大建議後面都會補個「容易」兩字...這....這......真是太神了.....
作者: princeton_uv    時間: 2008-6-5 12:07 AM
引用:
4 ^- m1 L' _$ B+ z9 h: C" Q7 v原帖由 finster 於 2008-5-21 02:03 PM 發表 : f( r7 G$ @! _2 U+ G+ o7 p5 Q6 y2 q
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner). i  ~; Q5 T  [) u
- W: {" h; \8 _5 s而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...
7 v" o; I& O& n2 J7 Z+ `! g
8 a4 Y2 t8 w) v2 F4 S, T1 G  N2 }1 x) w6 L8 H( x
受益了
作者: yhchang    時間: 2008-6-5 06:50 AM
一般來說  一開始就調 folded cascode 好像不是那麼容易調出來. {$ C: n: P6 _$ u
比較好的建議是  先去看看  P.E.Allen 的書  第六章 第七章  怎麼調 two-stage op
/ {1 z# o4 }# _: D8 Y9 V2 j2 _再回過頭來檢視  自己的 folded cascode該怎麼調
作者: st80069    時間: 2008-6-7 12:27 PM
psrr6 ]* T' f# K8 y% S1 y; K1 T+ u# B& y
: V9 W2 |2 }( @7 s
icmr
# `8 R% k! D; O/ C) ~8 g
* a5 K0 t& R' K3 v8 s: n1 F, T2 D+ P; t
増益是1.135k  約60db* l+ m0 L* _3 g0 u
: |) W' _  S2 i9 f! d
不過，PSRR好小，& ?0 V1 R9 z9 }5 Q: Y* b" ^+ P* Y
且ICMR也不大，0 H$ b9 W! W+ M8 ~5 c1 P# G
這樣夠run LDO% \# N8 ?; r! z" z9 w7 j# T
或者運算放大器嗎??
4 w, K% u3 y7 U1 u% u$ P' d; M! r9 Z$ e* \
請問，又該如何才能使那兩個往上升哩??9 H" Y2 C2 n+ l) G9 C  g3 q
感激大大們不吝指教，謝謝！真的非常謝謝~~
+ u- B1 ]8 W. e4 a
4 e& |; ~" L, {7 O. H0 _[ 本帖最後由 st80069 於 2008-6-7 12:29 PM 編輯 ]
作者: I1121MISSHONEY    時間: 2008-7-10 03:54 AM
標題: 回復 7# 的帖子
多謝你的分享
' X2 z' }. h6 W1 _9 p$ |3 p* i小弟最近也在為條寬長筆上遇到困難% b6 s6 b  L6 T0 N" |" H
實在感謝你的分享使得我們有更多的收穫
作者: limit    時間: 2008-7-11 07:21 PM
標題: 回復 7# 的帖子
現在也正在學習cascode OP，
( f* C4 R% t% c- J5 j2 D% u  X0 Q# m面臨gain很大但是頻寬大不起來的窘境；  l! _$ x- |* O+ h: K7 N6 a- d
真是多謝7#大大的資料，
  `0 n* ]- p) t6 u+ o還有以上強者的討論，! n: l! ]6 b0 w0 n
真是獲益良多阿
作者: c28488    時間: 2008-7-15 09:04 AM
對學設計的人..& ^  c" }8 B: K' n  o3 \3 T0 z
這是個好東西!!
作者: hoodlum    時間: 2008-7-15 09:46 AM
OP 是類比電路中很重要的元件,
1 R: l' J3 e6 f$ \" w: H9 ~; I感謝大大分享資料,讓我們可以了解設計的技巧
作者: lht1021    時間: 2008-7-15 11:19 AM
看大家的讨论，颇有受益！谢谢大家！
作者: terriours    時間: 2008-7-21 03:03 PM
標題: 回復 7# 的帖子
你说的这个是什么啊 ？
. ~9 C$ E6 j; E) ~ analog 真的好难啊，希望有经验的大大能多多传授经验
作者: seebay    時間: 2008-7-21 04:16 PM
感謝這麼多前輩分享經驗，小弟之後也會用到，這邊剛好先複習一下這些觀念
作者: pwon    時間: 2008-7-22 08:54 AM
讓我學習到另一個設計的計巧，OP算是analog最常用的元件，謝謝大家。
作者: presto009    時間: 2008-7-22 04:58 PM
標題: 謝謝分享
感謝大大分享經驗，自己也想在這學到東西
作者: hillljason    時間: 2008-7-23 08:45 PM
目前也是在學習中...
4 e- W0 C) {# f7 L* P我也想要了解一下...
6 D% }8 y, Q+ |2 I9 X6 {; TICMR如何才能大一點呀??
作者: e70302    時間: 2008-7-30 10:38 AM
想看附件                       
9 \: I7 R- Q/ k( F- g謝謝你的分享
作者: summer1982    時間: 2008-8-3 03:31 PM
谢谢各位大大指教.
) V- D2 N" S# a6 M( f$ }受益匪浅啊...最近小弟也在搞op amp..真的弄的死的心都有了...超级郁闷!
作者: peterwu5    時間: 2008-8-3 07:42 PM
新人報道，受教了，多謝分享資料，小弟也在學習中，也有同樣的困惑！
作者: 沈爺    時間: 2008-8-14 12:39 PM
標題: 大家都好強啊
大家都好強啊
8 g8 z" T  S* r* H; ?( j1 X以後可以看大家的po文( a8 @) Y& U) [* w7 @. n0 r
學學東西
作者: mingyu0124    時間: 2008-10-7 11:36 AM
想看附件        : V0 p% C5 ^" @1 Y
謝謝你的分享8 N$ J% B) e' D' ^; Y4 M% \
作者: YuanII    時間: 2008-10-11 07:52 PM
小弟也剛做fold cascode OP# q8 i4 s2 ?! T( ?: k
我絕得你先決定你要的電流
2 k/ S; H& `; V3 ]- I6 x在估計你要的ICMR - p2 l( M" b* ]0 ^7 U( |
在下手去算SIZE
' M+ g# c8 Z! y  P7 O- Y  sRazavi第九張有提到
& d% p+ E: L! D) J, t妳可以去看看
作者: yalon    時間: 2008-10-12 12:00 AM
樓上 vince 大大 有提到, k6 ?& ?) ]4 W, K3 K1 g( _1 ^5 d
$ L& r  z" @$ r, f
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
) x& c. A1 y3 A/ j/ {4 m$ M' N* V: F" C) D% x7 C) L) }   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region4 m9 F6 a% Y5 i: Q+ t! y. R4 G+ ]' Q: G5 K) M# |
   做了也是白做
+ F+ G. J& c- c6 J6 Z" C( c
! c: k3 S/ {( d5 a+ u1 C! A) r這意思也就是說....rail to rail 的 op 是因應以上的問題所蛋生的嗎 ???
2 e( H! P# W+ \給版主 意見 使用 rail to rail op 去建構 LDO regulator 是不是可以解決所有問題.
$ d/ ?1 m! N, q/ G這樣建議合事嗎.
$ y' ?( C9 W& f: m" h/ d5 x9 B; ^9 E' l
共勉
作者: skiptoo    時間: 2008-10-12 01:04 PM
大家讨论的好火热阿 ，进来学习学习 ，
作者: mayluli1981    時間: 2008-10-25 12:25 AM
標題: 3Q
感恩分享# |& \6 {- X1 w& a# \" K3 J
matlab 跑比較快 simulink 組應該比較理想
作者: semico_ljj    時間: 2008-10-26 10:35 PM
標題: 回復 17# 的帖子
如果输出电阻固定，那么Ibias越大，Gm越大！这样的坏处是功耗增大！
作者: semico_ljj    時間: 2008-10-26 10:50 PM
65nm的看来真是难做，180nm的70dB都是不难的！有65nm的模型吗，自己做着玩！哈哈
作者: jim711    時間: 2008-10-27 08:16 PM
正想研究regulator  philip的paper下載來看看  謝謝
作者: Zuman    時間: 2008-10-28 08:05 PM
看完讨论，感觉fisher大大太强了！！. Y/ N. N. T  X  v; S- T
对了，对于输出用PMOS有这么多好处啊？但是不知道为什么？希望能有人解答，谢谢：
$ m) R8 {& ^* o" u% y4 E4 E  b$ |）
作者: luyan923    時間: 2008-10-28 08:20 PM
很遗憾，觉得这么激烈的讨论我却看不到电路图，看来还是积分不够了啊
作者: j_ytao    時間: 2008-10-28 10:36 PM
我今天也在调一个flod-cascode，0.5u的工艺，工作电压为2V，都快崩溃了。
作者: james7232    時間: 2008-12-10 01:46 PM
感謝各位的討論~~~讓我獲益不少~~謝謝
作者: shaun0815    時間: 2008-12-11 11:18 AM
小弟最近也卡在folding_cascode的問題
6 h5 o) g3 @5 E: ?3 j6 V7 O3 f對於這問資料 我想我會用的到的 - U9 R  X6 a& F9 ?* \& N  J" l9 z: J
感謝分享∼
作者: deg326    時間: 2008-12-11 02:55 PM
很熱烈的討論，看來小弟也要觀看觀看一下。
1 s3 |* F& G" N! P順便可以載個附件來研讀，真是很好^^
作者: ericlee0825    時間: 2008-12-17 03:46 PM
標題: 回復 16# 的帖子
類比IC設計真的是要不斷累積經驗呀~
- L4 ]5 x7 \3 P# z! S3 C" ^4 o多看paper 多看書 一定有幫助的!
作者: cloud_zj    時間: 2008-12-17 11:11 PM
在Martin和Baker的书里面提到过选择输入对和共源共栅管子电流的比例问题，电流比例可以影响运放的带宽。还想比较好的选择的比例是2：1
作者: skydream    時間: 2008-12-18 01:36 AM
感謝以上各位大師的意見
2 K% J' o# y4 G. u. c8 w讓我收獲良多!
作者: mixsignal    時間: 2008-12-20 12:40 PM
怎么看不到你的图呢，难道需要回复才能看么？# {+ ]/ y. t6 p; c$ u6 j
！！！！！！
作者: semico_ljj    時間: 2008-12-21 01:07 PM
偏置设好了，增益也就差不多了！
作者: anita66    時間: 2008-12-24 11:03 AM
這問題也困擾我很久了,非常感謝各位大大的無私分享與教學, 3Q~
作者: chh_atyh    時間: 2008-12-24 04:04 PM
標題: 回復 7# 的帖子
folded的調整真的是常常傷透腦筋,
; B% L# g, p( W% \. a3 [謝謝大家提供的資訊,7 O3 a! ]' o: v# F$ U/ |4 A
趕快下來試試!
作者: Sgw    時間: 2008-12-26 12:04 AM
有文件可以下載!!感謝大大分享!!目前對這方面也有在研究。
作者: xp212125o    時間: 2008-12-26 12:47 AM
對於剛入門的我1 S, K6 v1 q( q8 Y. W" J$ o" t
這些資料都是非常珍貴的" W9 c, c9 \1 t) J
感謝各位的問題
作者: semico_ljj    時間: 2008-12-26 08:44 AM
標題: 回復 29# 的帖子
0。35∼0。5工艺 80 dB没有问题，不是很难调！
作者: iyahsue    時間: 2008-12-27 05:45 PM
very good i think it is better for me
# c# y. U7 }& V4 Dthank you very much
作者: caesarxl    時間: 2008-12-27 06:18 PM
这种技术讨论真是让人受益匪浅，我最近在学习模拟电路的基础知识，谢谢大家这么开放的讲出自己的想法和建议
作者: caesarxl    時間: 2008-12-27 06:24 PM
对了，为什么看不见楼主的图片呢？是因为我在大陆么？？
8 {/ V1 m$ B8 ]3 s$ g。。。。。。。。。。。。。。。。。。。。。。。。。。。。
作者: wtc    時間: 2008-12-29 01:11 AM
剛好也在學習相關的電路
8 k1 q. ~$ b$ K$ @+ b大家的意見讓我受益良多2 q* `; a0 C! B  s" p! ~  B
非常感謝各位大大的無私分享
作者: wenlin102003    時間: 2008-12-29 10:02 PM
希望能一睹此篇文章的设计,受益了
$ s7 E! v5 I5 o/ o4 X,這是個好東西!!,tks
作者: sensing    時間: 2008-12-29 10:24 PM
小弟最近剛出ㄧ版folded cascode OP的shuttle, 個人覺得如果要調到高增益的話, 9 w( |, L; r9 s- V0 D; Z8 \4 v
應該連同BIAS CIRCUIT一起下去考量, 才會比較接近實際情形, bias 條件如果不佳, : m  |7 v) I) o3 J0 Y: L" d
影響的不只是增益而且output swing也同樣會有影響, 最好在output stage上在加
0 ?4 k0 A( [/ |0 Y$ R1 Dㄧ級BUFFER 比較有幫助.( [1 l2 v2 z2 H) Y6 q2 i( ^1 i/ x1 [( m" G
+ a7 f2 I- ]$ P
另外, 當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF2 _# K& F" ?+ k
這時可以將substrate改接至SOURCE端減少BODY EFFECT.8 y" C( E1 `  F2 W# _, w& O

2 K3 ?2 c; E+ q( x& n調整上彈性較大, 以上小弟淺見,請不吝指教
作者: herokobe    時間: 2008-12-31 07:30 PM
標題: 回復 7# 的帖子
最近剛好有在設計cascode電路，從這裡面的回復學到了不少。
作者: langzizhengfan    時間: 2008-12-31 08:05 PM
It is a good subject!獲益匪浅!!!!
作者: lee1207    時間: 2009-1-3 09:26 PM
身為雜魚的我~只好多看多學點~
作者: layoutarthur824    時間: 2009-1-18 07:07 AM
標題: 回復 7# 的帖子
來看看大大提供的資料是什麼& d! }- l6 U2 |7 X5 F# z" r
希望學習相關提高OP增益的知識
作者: HanGu    時間: 2009-1-18 02:08 PM
我感覺你的mos device length太小了，會限制住你的ro。1 stage的folded cascode 60db 很easy的。( _' T# O$ E/ U5 {3 N- T
我一般的都會確定電流，然後再根據input/output range確定好 vdsat,最後size就出來了。然後看各個spec，調整一下。
作者: sp065441    時間: 2009-1-18 05:28 PM
謝謝分享此篇paper. ^* H' L) c, d2 `
趕緊下載來閱讀
3 h, l- R( ~7 X8 D  w# ~( x  M感謝無私的分享
作者: jesseyu    時間: 2009-1-20 06:08 PM
標題: kank
I'd like to see what the paper talks about the folded-cascode
作者: hubertchen    時間: 2009-1-22 11:49 AM
標題: 回復 81# 的帖子
多看別人的珍貴資料來增廣自己的見識,為了以後發展或許有幫助....
作者: sean_huang    時間: 2009-1-22 01:26 PM
請問folding_cascode 一般會用的多嗎?  什麼情況下用。我大部份就用到two stage 而已。
作者: 賴永諭    時間: 2009-1-22 08:29 PM
thank you for sharing this material
作者: ericlee0825    時間: 2009-1-23 07:28 PM
標題: 回復 12# 的帖子
OP的設計真的要多看 多做~
$ V6 l# Y- W1 A( f久了就有感覺了~( P- ~7 W# x# X3 P' s: O
建議多看類比IC設計的書 像是Razavi、Martin、Allen的
作者: gmcycle7    時間: 2009-1-24 05:32 PM
小弟的專題也是做fold cascode OPA，看到以上的討論，感覺收穫蠻多的，- K3 i5 c' V+ Z- g% Z
原來設計一個單級OPA沒有想像中容易
作者: lccko    時間: 2009-2-3 12:15 AM
標題: 回復 7# 的帖子
thank you for sharing this material
作者: jevil    時間: 2009-2-4 01:24 PM
学习了，为什么我看不到图哩，晕呀，大家的讨论很有意思哦。
作者: frankiejiang    時間: 2009-3-5 01:11 AM
原帖由 st80069 於 2008-5-21 12:46 AM 發表
" n2 p! i) K) P- R5 V5 {謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
8 ?$ k* c5 v# L, G' G4 t4 G2 M0 u謝謝hiyato大大提供的PAPER......$ ^# R5 l8 Y7 U" `+ e4 u% g
回vince大大，
; g7 m! H+ w8 v+ l0 Cload預計是SRAM ARRAY，是作為SRAM的供應電壓用。! [. q7 Q  L* D3 ?# w2 R1 L; X
剩下的...恩 ...

+ D1 F; Q9 E# T$ d4 |2 w) Y* {调W/L并不可以改变VTH，不过VTH跟L的值是相关的！
作者: pcanin2002    時間: 2009-3-5 02:55 AM
感謝大大低分享唷
" Z/ I$ _- ~( V0 a來器下載囉* C' A/ g& U* p0 m& C. m7 k
想必那份PAPER裡面有許多經驗的東西
; [$ p1 V+ T9 H等著我們去了解
作者: hsn99    時間: 2009-3-11 07:49 PM
thank everyone!!!, l" }  U, E  p( K

1 Z( `" z; y4 x. M' E( j( i8 w....................
作者: fbi    時間: 2009-3-17 08:23 PM
標題: 回復 7# 的帖子
感謝分享論文
! l4 T- x3 ^  m8 Y* y$ t多看一些教科書或paper幫助很大
" B9 E4 r3 N: s* R) W尤其是類比IC設計~~~
作者: doc    時間: 2009-3-17 11:44 PM
Mok在PMU也算學術數一數二的...
# ]$ b6 y- ^) I; ]  M8 z他的paper應該是很有幫助的...
作者: sanlm    時間: 2009-3-19 06:39 PM
我也卡住了  好討厭喔
$ h( i! }9 x- o* g不知道能不能做出來
9 B) `# H; g9 i" Y我要FULLY的
作者: minijasmine    時間: 2009-5-7 04:37 PM
大家讨论的真棒！4 [3 U1 p9 B# `% p
我的一个经验是：如果OP的DC gain在不同的corner下变化较大,多半是在low gain时有管子进入triode area，这时需要调整bias电路。



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2