Chip123 科技應用創新平台
標題:
verilog除法問題
[打印本頁]
作者:
wendyht
時間:
2008-5-20 09:02 PM
標題:
verilog除法問題
請問:
; }# F3 l8 @: n5 \7 Y! p+ u2 y
在VERILOG的除法運算子,算出來的結果要如何有小數點
# ]# H* z' h" I3 v; X/ _
例如:9/2 = 4.5 ,但verilgo算出的都只是4 ,0.5要
0 V b( Q F* u2 Q' w$ y
如何算出呢??
作者:
walltsou
時間:
2008-5-21 09:53 AM
請看我之前發表文章"FPGA數值運算問題解答收集"第二篇"定點數小數表示法"。
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2