Chip123 科技應用創新平台

標題: run lvs時的嚴重大問題~狂急~ [打印本頁]
作者: averyer    時間: 2008-5-27 06:47 PM
標題: run lvs時的嚴重大問題~狂急~
各位前輩~
3 v4 }( P* H" g& }% f
$ b1 B! T  r- c我的layout到後面再跑lvs時竟突然發現~
- v, M1 j+ v( z+ g# Y+ h" Y* ]2 F9 ~! q; P4 N+ R# {
netlist的mos size改變後,但layout上不變,lvs竟然也會過~) Y( [/ v* J+ v8 u: u6 B1 m

3 _4 s' y* T* z* P+ u  o這是什問題阿~我有畫一個簡單的inv也一樣相同結果~6 o6 A# g2 k" P0 C- \! K
2 V, B( u9 X/ \8 ?
是command file要改嗎?還是calibre需要設定什麼?
, ~* o# x" M5 h: ~6 P( i* `
% u& a9 M7 r6 x1 f( L0 n6 I我完了~
; }+ H* i# q6 P! d2 h# _
/ I6 B8 z, V- R9 I請各位前輩幫忙一下~拜託了~
! a' R# H  x/ P. v" L8 O( i+ v% X- Z1 f7 @% G& Z( o* P
作者: m851055    時間: 2008-5-27 07:32 PM
應該是有關尺寸check的部分為開啟功能，只要開啟就好了。
作者: averyer    時間: 2008-5-27 08:32 PM
hi~
1 H# w! B3 z* v0 [6 @: Y' x7 z% I8 x* @
我看command file裡~沒看到有描述check尺寸的部分~
1 L0 @, U* N0 F+ S3 u
) e6 V9 C- V# _9 O5 n& A% W$ q能請在講詳細一點嗎~大概是如何描述這方面的訊息呢~
5 P0 _3 D5 ]2 Z; G* J+ q  `% H
. r- h7 s$ V  `非常拜託~謝謝~
作者: 12345    時間: 2008-5-27 11:43 PM
就是這個誤差百分比沒設成0(代表誤差0%才會過,一班analog是設成0),還有更簡便的寫法,用變數(看到這篇,又被你偷偷學到了)
" R; B0 e0 l2 i* X" g9 ATRACE PROPERTY MN(N) L L 0
6 R; Q, w8 s0 p+ ^/ S0 ~TRACE PROPERTY MN(N) W W 01 t. `4 N; P# ~( N4 s
再來講一下LVS好了,LVS過了layout就一定會對嗎?窩不一定,其實陷阱很多,寫LVS的人若沒寫好就會錯,只不過會給人下載的應該是寫的很準, 所以也不用太擔心,只是我覺得在寫ERC這塊到不是很完善,更誇張有些人根本連連RUN完LVS,ERC都不會看窩,LVS對,ERC可不一定對,有的是command file根本沒寫完整,有的是有寫你沒打開ERC(Option),建議一下各位layout,command file前面都會說明定義Option,該開該關先看清楚吧!!,程式不會看沒關係,至少前面說明要看清楚,不要拿來就RUN.(又被你偷學到了)
作者: wanwan_kao    時間: 2008-5-28 09:15 AM
TRACE PROPERTY MN(N) L L 1 --------將1改成0
: u8 q/ I# H3 D! l# QTRACE PROPERTY MN(N) W W 1 ------將1改成0
: X2 S+ C4 `- @# a8 fTRACE PROPERTY MP(P) L L 1 --------將1改成08 ]( s4 F2 W& w/ T7 Q( O  n8 R
TRACE PROPERTY MP(P) W W 1-------將1改成0
作者: averyer    時間: 2008-5-28 09:31 AM
嗚~嗚~
6 n! f, X/ A; S7 k2 X& r9 t7 K
2 x; t1 S0 p6 p4 [& y2 G還是一樣~
) W- O/ v# M9 W2 q0 d0 z$ x; K: C- N5 P' M
我把command file貼上來~請在幫我看看是不是有哪裡漏了阿~
; v& X6 [% Y+ f- W: L1 b
+ K2 N/ J4 a2 n2 @7 nSOURCE PRIMARY   "chip"/ a5 w! ]7 H$ @% {$ j* @, u
SOURCE PATH      "./test_chip.net": Q; D/ a5 N8 o' u8 k
SOURCE SYSTEM    SPICE* N' A, z! Z2 ^" ]8 G7 ]/ g

, j- y) x- S% i1 K2 t; lLAYOUT PATH      "../chip.db"8 k% o/ q) N% I: L; `6 g$ H+ {* y
LAYOUT PRIMARY   "chip"
$ Q. B! b0 N+ GLAYOUT SYSTEM    GDSII
/ L1 _8 |. E4 j8 m' x6 m2 X0 J8 t* S* ^3 ]% l7 F* ]% W/ Y
LVS REPORT   "lvs.rep"
" I# r8 r  T% J# c0 `1 Z7 pLVS ABORT ON SOFTCHK YES( k& g: ~- ?0 H& g
LVS REPORT OPTION S
: }" n- T# o/ L2 D8 t, E; `3 J' u+ @- k$ x
//LVS SPICE CULL PRIMITIVE SUBCIRCUITS YES
  D7 ~2 e5 J$ A. PLVS WRITE LAYOUT NETLIST netlist.spi ' h1 M) y; x7 D2 K2 Q
( W2 z& f/ r- b0 ]6 D
PEX INCLUDE LUMPED L1 N_C R1
0 u3 I3 y# U) G/ s* }PEX REPORT LUMPED NONE/ A. y. R! G' I, q( o
PEX NETLIST LUMPED "change_cell.lumped" HSPICE LAYOUT+ M# {" }3 N. h
# @  m# N& [5 g- u! M' p' |) T
PEX INCLUDE DISTRIBUTED L1 N_C R18 F( G+ }: ?9 m& T) p) s
PEX REPORT DISTRIBUTED NONE# m/ q/ `. Q6 p+ j) u+ u1 |! j
PEX NETLIST DISTRIBUTED "change_cell.dist" HSPICE LAYOUT5 a- W* g3 |; D$ Q5 V! S
PEX NETLIST SIMPLE "change_cell.simple" HSPICE SOURCE
/ e( ^* S# y" _/ l3 a  _2 y! f
! q" @3 _9 ?# P! pMASK SVDB DIRECTORY svdb query   
9 C, }8 R" d) S  Y# V9 K
1 N+ `4 S0 m: T% p; G" M8 z EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
+ u: f/ f3 O5 s- F* Q SOURCE CASE YES' @2 N$ k% G# b
LAYOUT CASE YES, y& w4 }. Q& ~: @7 k$ ^
LVS COMPARE CASE YES
4 r1 z; W9 c3 \3 N LVS GLOBALS ARE PORTS YES) B( W6 P9 p- n  \: M
LVS SPICE PREFER PINS YES
, O: |* s/ i8 Y# S LVS PROPERTY RESOLUTION  MAXIMUM ALL
( k- P7 K* r. t# _8 J- }& l$ [' y$ ?8 }. z' s' J* r* @; d/ w: W  Y
ERC KEEP EMPTY       NO
1 L- B7 j8 ~; F% e* K0 ~ERC MAXIMUM RESULTS  1000; G  f" K+ W% `; i# @: a8 ~
ERC MAXIMUM VERTEX   199
% ~+ {, V3 h9 pERC CHECK TEXT       COMMENTS RFI/ q  S1 U* X2 t1 W7 H6 ]1 e( ]

+ X8 ?" o/ q, L6 ZLVS POWER  NAME "VDD" "VCC" "EXVDD"
1 _# ]3 J$ J: H, d" W3 z0 QLVS GROUND NAME "VSS"  "GND"' h4 Y, X  p  ?9 t
VIRTUAL CONNECT COLON YES
/ U, `0 d. S' }$ D; v
  ?  N. Y  c7 W5 ~# p$ d
, {, i. n, T* I2 c; ]1 PLVS ALL CAPACITOR PINS SWAPPABLE   YES
* n+ f+ W) B6 T# @! MLVS IGNORE PORTS                   YES
) h: x- D# y( q9 n# a4 hLVS CHECK PORT NAMES                   YES& S" `/ W( |: r7 W! Q$ J; U
LVS ISOLATE SHORTS                 YES
. R3 l* e" U  _; `, {' A& H+ n
) |- m$ K8 @! T& FLVS REDUCE SERIES MOS              YES
* |8 O; r* K) ~LVS REDUCE PARALLEL MOS            YES$ {' Z$ i5 l) h5 r7 N
LVS REDUCE SEMI SERIES MOS         NO7 P7 R, k' \+ b$ a( _
LVS REDUCE SPLIT GATES             YES. ~' k4 z, J' M1 W
LVS REDUCE PARALLEL BIPOLAR        YES [ EFFECTIVE EV_AREA EV_AREA=SUM(EV_AREA) ]
( M$ w- K& ]: {, v9 c$ t9 Z: iLVS REDUCE SERIES CAPACITORS       YES
- w, F( i( H# V# uLVS REDUCE PARALLEL CAPACITORS     YES0 D! L; o; Z! O1 A2 I
LVS REDUCE SERIES RESISTORS        YES0 C. Y/ U1 `  T
LVS REDUCE PARALLEL RESISTORS      YES( T+ ?3 M$ ^8 s$ j) f# N
LVS REDUCE PARALLEL DIODES         YES) P) g) ~2 ?* p5 h- C* _
. B' X) m9 R2 p7 {$ ?. b: T
LVS RECOGNIZE GATES                ALL // ALL or SIMPLE
- t# Q9 m6 l* u7 D  {& X* zLVS ABORT ON SUPPLY ERROR          NO                " `' W/ s% A. x) r* C+ ~

5 ]  s# G+ J' \, R//LVS FILTER D(DN) OPEN            
# C4 z( H9 C2 G) n8 C//LVS FILTER D(DP) OPEN& \% Z4 _. E9 k  D$ C  o) I3 V& s

& w$ q0 n: g* ~/ b4 `8 x& }LVS FILTER UNUSED MOS              YES
+ d4 [9 I5 X; S% U9 o7 x5 \3 zLVS FILTER UNUSED BIPOLAR          YES
1 w0 X, ^) y2 ^" nLVS FILTER UNUSED CAPACITORS       YES
8 W( K  }  r$ b: M( wLVS FILTER UNUSED DIODES           YES
9 y! u1 T! x' O- C; ]% _! M$ DLVS FILTER UNUSED RESISTORS        YES8 `; b8 s5 v9 X5 y4 q& ~  j
LVS FILTER UNUSED OPTION           AB AC AD AE AF RC RE RG) z* |+ H. T9 ^; l# I/ k! _8 b

6 J4 ?4 o0 ], @8 c2 I, q# BLVS EXPAND UNBALANCED CELLS        YES1 ~: c& U+ d" O6 O) E) w0 d7 }. F
; q( `6 ~$ H# O1 ?1 K. j5 R+ K
PRECISION                          1000
; H% D0 W: S' K( h+ GRESOLUTION                         1
7 \) |* v$ ^3 G+ B0 d6 J6 X9 G5 g. y- k8 a" B9 m
UNIT LENGTH                        U
/ H- ?" u2 z5 P. G8 B+ ^! YUNIT CAPACITANCE                   F //FF
* Z1 S  _) Q4 q% ~UNIT RESISTANCE                    OHM+ W9 d- I* c) b: Y; Y6 D1 S! W
& V# L7 g. S; x& p, Z3 G' I1 ^: e
FLAG NONSIMPLE                     YES+ r2 K$ l$ s) f' u, I4 r
FLAG ACUTE                         YES
( I( Y8 P# N$ Y, B, D9 @4 g# X0 yFLAG OFFGRID                       YES
# Q' [& [+ Y7 \1 T7 k  c- [FLAG SKEW                          YES
, K$ J; n9 q7 @$ L, b
% j  `' f6 [; u4 M9 e/ oDEVICE MN(N)  NTR  NTR(G)  NSDN1(S) NSDN1(D) PWELL_B(B)
  `. p% C0 V8 K6 O+ _& t0 UTRACE PROPERTY MN(N) W W 01 l' V8 k9 v* b' N* s
TRACE PROPERTY MN(N) L L 0) ^+ u# f2 ?, q5 W
# C: c# J! ^8 o- X3 Y9 y
DEVICE MP(P)  PTR  PTR(G)  PSDN1(S) PSDN1(D) NWELL_A(B)% A% K2 c/ {/ b# m7 i
TRACE PROPERTY MP(P) W W 0
1 ?3 b2 f" v3 V4 ]TRACE PROPERTY MP(P) L L 0
, q& K% U! h9 D( G- O
8 K/ `. e$ S! h* t" T' Y+ Z0 ]0 p請各位大大在幫我看一下~拜託了~
作者: arthur03226    時間: 2008-5-29 10:42 AM
我看你的問題應該是netlist file path 沒有update到。
+ z4 R+ \8 [2 I也就是說，你依然是用舊的gds 比對舊的 netlist?! i) Y5 [4 c0 U* Q
這是我的懷疑啦~~# G/ r5 B2 V. N7 _2 |6 D3 f
再仔細檢查一遍你的netlist path & file name。
  e8 r7 u$ \$ N' q3 t, y因為看起來lvs.com 沒啥問題。
作者: tingyunwang    時間: 2008-5-29 05:35 PM
作layout一定要養成好習慣,reduce option 不論是mos,cap,res.皆要NO
4 m( m8 V* T0 TLVS FILTER UNUSED OPTION 不能隨便亂開option,
& p0 ?* C1 Z) [0 b$ p這樣可以避免錯誤
作者: judy123    時間: 2008-6-2 03:54 AM
標題: 回復 1# 的帖子
曾經有公司同仁問過同樣的問題: Q& L+ b5 [- t1 _$ Z' x
結果是netlist 沒update
3 c" `0 t6 @4 r, ]7 d- c: A刪除舊的netlist 重新產生新的netlist file
' U$ b( D" s& I' t# L6 y並open new netlist file 確實的確認修改過的mos size是否為最新的正確值
% e& n2 o8 U* O' H0 D並檢查path指向是否正確
$ M4 |4 Z: E/ c3 P合理的懷疑任何小細節
作者: motofatfat    時間: 2008-6-3 02:02 PM
可能ㄉ幾種情形
" e/ k5 \- q! @5 J* K3 S. X1.資料沒updata
$ o4 W6 c, w& C5 y9 K8 Y2.你ㄉcommand file  是沒比對size ㄉ
5 \5 B( F- r) }8 x; ]! w3.改變後ㄉ差異在容許範圍內
8 {& }& r/ n! l. D/ w3 n; l! F5 c例如 W  W  3
( p% c% N$ W8 x# U0 R% i) n) H    L  L  3
+ i( m4 r. m: ?! Y1 V
2 a, e0 R) Q4 T8 l& _4 C表示誤差在百分之3內是OKㄉ
作者: motofatfat    時間: 2008-6-3 02:20 PM
你ㄉCommand 有下列這行
, \& c# |* y" t& u0 Z1 sEXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"5 b7 C2 H5 P: B2 N$ ]9 E6 Y; w
有可能 你ㄉ改變 在這幾ㄍCELL 中9 c' R; N# I: A2 h1 d! x3 ?
這行ㄉ意思是 這幾ㄍCELL 是不驗ㄉ



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2