Chip123 科技應用創新平台

標題: run lvs時的嚴重大問題~狂急~ [打印本頁]
作者: averyer    時間: 2008-5-27 06:47 PM
標題: run lvs時的嚴重大問題~狂急~
各位前輩~
6 W0 ^8 p6 ]1 z( C- z
6 k2 M0 ~+ P1 i3 Y# s) n我的layout到後面再跑lvs時竟突然發現~5 j, n, d3 F; }* n5 K& y3 T
$ l& L: f- Z* B6 v6 O0 q
netlist的mos size改變後,但layout上不變,lvs竟然也會過~( T2 }% \0 ]- _

( D2 l/ l( W! K6 y  Q這是什問題阿~我有畫一個簡單的inv也一樣相同結果~3 r, s) U4 v2 Q( q4 v# V
- f3 \. n1 E1 K5 ~: X/ T
是command file要改嗎?還是calibre需要設定什麼?; B5 k4 t8 s& q+ W
& r- B, ^0 T% f& p
我完了~: b+ n3 d: C3 G: @
- E) Y3 {; F9 ^$ g$ [
請各位前輩幫忙一下~拜託了~
3 d6 [+ }  _8 _. Q) R$ c' t( g" A9 [" e' V
作者: m851055    時間: 2008-5-27 07:32 PM
應該是有關尺寸check的部分為開啟功能，只要開啟就好了。
作者: averyer    時間: 2008-5-27 08:32 PM
hi~8 @! n0 k8 C' x9 o- L+ {  H' `

% j. l$ S5 I! z$ p% P' A0 n我看command file裡~沒看到有描述check尺寸的部分~
* R6 f. k/ C+ y9 P( H* l* `8 I& ~3 e/ M1 q: K
能請在講詳細一點嗎~大概是如何描述這方面的訊息呢~
5 L! Q* A; D. w& G; I; v, ?5 w7 T0 K
非常拜託~謝謝~
作者: 12345    時間: 2008-5-27 11:43 PM
就是這個誤差百分比沒設成0(代表誤差0%才會過,一班analog是設成0),還有更簡便的寫法,用變數(看到這篇,又被你偷偷學到了)
! C. p+ ^9 ?+ b( e; MTRACE PROPERTY MN(N) L L 0+ e) `* v8 ^' X% g  X6 r6 ?
TRACE PROPERTY MN(N) W W 0
2 X4 q$ L4 \" ?: m/ y/ P4 T再來講一下LVS好了,LVS過了layout就一定會對嗎?窩不一定,其實陷阱很多,寫LVS的人若沒寫好就會錯,只不過會給人下載的應該是寫的很準, 所以也不用太擔心,只是我覺得在寫ERC這塊到不是很完善,更誇張有些人根本連連RUN完LVS,ERC都不會看窩,LVS對,ERC可不一定對,有的是command file根本沒寫完整,有的是有寫你沒打開ERC(Option),建議一下各位layout,command file前面都會說明定義Option,該開該關先看清楚吧!!,程式不會看沒關係,至少前面說明要看清楚,不要拿來就RUN.(又被你偷學到了)
作者: wanwan_kao    時間: 2008-5-28 09:15 AM
TRACE PROPERTY MN(N) L L 1 --------將1改成0" u( c: i: V2 |2 M9 `
TRACE PROPERTY MN(N) W W 1 ------將1改成03 E" \) ?$ `# N) C+ Y
TRACE PROPERTY MP(P) L L 1 --------將1改成0% U9 H" l% J, I1 Q
TRACE PROPERTY MP(P) W W 1-------將1改成0
作者: averyer    時間: 2008-5-28 09:31 AM
嗚~嗚~' t$ A' N" n/ ~- ]$ V, D1 P7 a
: b2 h8 g7 J# s! H, T" B$ c4 M( b
還是一樣~, ?1 n# F- R* V9 l* P

7 C' `. V' ^, c  @! ], K我把command file貼上來~請在幫我看看是不是有哪裡漏了阿~
8 m2 l% j& y' d* Q0 J" ~5 l' G; T, C; I+ e# f/ S/ C, R
SOURCE PRIMARY   "chip"0 t+ F5 A/ m8 ?8 P  A% ^
SOURCE PATH      "./test_chip.net". z" T: K9 W2 j) V1 F" Q/ `
SOURCE SYSTEM    SPICE
' O" n9 I0 C1 L- M" A% O) R
, U, A$ n- Y# @8 a" |LAYOUT PATH      "../chip.db"- v1 k6 r# ]- j5 C
LAYOUT PRIMARY   "chip"' [5 c9 z+ n" }
LAYOUT SYSTEM    GDSII
2 a0 b8 G* Y2 Y. ~9 Z: Y, b2 `5 {4 n' ?
LVS REPORT   "lvs.rep"
/ h% j' i- u$ N7 m4 j- E, [, L4 mLVS ABORT ON SOFTCHK YES2 o) k! k: Y9 n: }" P/ A9 Q" A
LVS REPORT OPTION S
+ U2 s  a' `* [! h
* L1 i; K! N* |" n, V* N$ q# C//LVS SPICE CULL PRIMITIVE SUBCIRCUITS YES * k# n' V; j$ o8 v/ S
LVS WRITE LAYOUT NETLIST netlist.spi
8 i. I3 j: L" R/ P! ]4 c4 ?/ ]. v# P
PEX INCLUDE LUMPED L1 N_C R1
2 i. S# ]  Z/ F- ^7 NPEX REPORT LUMPED NONE, O% x2 E. d5 Y) }; K8 z
PEX NETLIST LUMPED "change_cell.lumped" HSPICE LAYOUT
0 k# y. O7 D9 V6 w. U
2 }' a  ^  v2 I3 j0 v' N" HPEX INCLUDE DISTRIBUTED L1 N_C R1) t$ j0 g- j0 k( s" e
PEX REPORT DISTRIBUTED NONE
* G/ U0 ~3 l$ R+ a( jPEX NETLIST DISTRIBUTED "change_cell.dist" HSPICE LAYOUT
* c/ o; r! K, r1 X( W% m& D% fPEX NETLIST SIMPLE "change_cell.simple" HSPICE SOURCE
8 b2 M, C; C+ [* ~4 G
  `0 K7 A$ O" L0 E$ |MASK SVDB DIRECTORY svdb query   
+ L3 X- f! `: N5 h1 ?5 I" Q- D. c. s9 C9 s9 }" a
EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"$ v/ y6 q" b% R. R
SOURCE CASE YES
5 |! `0 o7 d( g LAYOUT CASE YES
" f; S3 Y2 |9 g4 B0 x LVS COMPARE CASE YES
* X" ]! l0 p6 ~! |% z# I  U8 p LVS GLOBALS ARE PORTS YES! U, w. D8 |+ {* f! [" b! |$ X* X
LVS SPICE PREFER PINS YES
0 ]4 ^  u" [6 R( \/ ~ LVS PROPERTY RESOLUTION  MAXIMUM ALL: `# c6 K' }' F( w! f) u4 ?+ l
+ C* h. Q) u" r2 h' g
ERC KEEP EMPTY       NO
& f4 O: G5 y  O3 Y% N3 c" S' L0 RERC MAXIMUM RESULTS  1000% N$ s' P4 d+ P  B
ERC MAXIMUM VERTEX   199
$ l( I& b# g4 aERC CHECK TEXT       COMMENTS RFI
  g0 `" i8 X4 y9 F+ f( O2 }* P
) a7 I( q9 N8 Y3 }7 ?' s5 Z' vLVS POWER  NAME "VDD" "VCC" "EXVDD"
5 C4 j5 ], p4 L8 ]+ n9 U0 Q, SLVS GROUND NAME "VSS"  "GND"
& a# B2 v  f# p& K/ V! \VIRTUAL CONNECT COLON YES1 V/ [3 T) j  T9 d$ E' \4 F

8 O& Q& u7 G* W. T- t
3 j0 d' B! N+ I8 j, KLVS ALL CAPACITOR PINS SWAPPABLE   YES6 G# ^& X9 a, y  r' u
LVS IGNORE PORTS                   YES
) M4 h! i! q4 \. hLVS CHECK PORT NAMES                   YES! e) Y0 i  Q  |! i* |; ]
LVS ISOLATE SHORTS                 YES
9 ~. u* i& L- R7 p# [" s, m7 z! D7 }6 J8 Y, n- \' w0 z$ R6 u
LVS REDUCE SERIES MOS              YES
) H- u7 @, I6 dLVS REDUCE PARALLEL MOS            YES
. ~  `% W: H7 G0 _% c' LLVS REDUCE SEMI SERIES MOS         NO# G# `7 _6 l% J+ b3 [' d& l0 P3 z
LVS REDUCE SPLIT GATES             YES
9 Q5 H8 T8 ]0 r; n1 {6 i8 OLVS REDUCE PARALLEL BIPOLAR        YES [ EFFECTIVE EV_AREA EV_AREA=SUM(EV_AREA) ]
- ?: `! }" K: H3 s; l, y6 J. bLVS REDUCE SERIES CAPACITORS       YES
, Y! L5 x: @7 HLVS REDUCE PARALLEL CAPACITORS     YES
. N! N. m6 w" y% qLVS REDUCE SERIES RESISTORS        YES4 n8 n, V% C; J" S. A. L
LVS REDUCE PARALLEL RESISTORS      YES
* t! z0 j. q6 W/ c3 ^+ JLVS REDUCE PARALLEL DIODES         YES
; P9 U0 j' I) Y
# \) m5 E: x: K) {LVS RECOGNIZE GATES                ALL // ALL or SIMPLE  j+ B5 G/ P- H- T# T
LVS ABORT ON SUPPLY ERROR          NO                . U' t" `$ S/ @6 m& h; I
: ?5 ], a: L$ R4 G
//LVS FILTER D(DN) OPEN             : ]; h, H$ G1 {# @% I9 `
//LVS FILTER D(DP) OPEN
) k$ r5 S$ E+ M  L; ~& T( e3 l* g4 h& @: o
LVS FILTER UNUSED MOS              YES
, C& _1 t. a9 f: D* GLVS FILTER UNUSED BIPOLAR          YES
: |$ j% {2 C; n- b7 l" S8 P8 ]LVS FILTER UNUSED CAPACITORS       YES  ?6 t4 M$ }" [1 q9 E% [' O$ M. T2 q
LVS FILTER UNUSED DIODES           YES
# u8 Z7 T  D; e  e+ nLVS FILTER UNUSED RESISTORS        YES
% @5 A  M6 ^! H  N; B" ?* ]LVS FILTER UNUSED OPTION           AB AC AD AE AF RC RE RG) R+ M1 V) ~% d4 a' v

8 r, |! v- G/ R7 u3 Z' H. ULVS EXPAND UNBALANCED CELLS        YES: M( b: V0 D& P& R& Z

! m& u0 Z& J3 dPRECISION                          1000
/ R; [# y# c, V/ GRESOLUTION                         1
* Z+ S) b3 o) X4 Z+ Z( t- X1 V- t+ E/ j
UNIT LENGTH                        U
& w3 M2 V( C: P) P2 }# m4 AUNIT CAPACITANCE                   F //FF
% M8 u7 A- [, }UNIT RESISTANCE                    OHM
& h! r: I/ L  m+ y6 M
" |' f7 K5 y/ |FLAG NONSIMPLE                     YES
* K- S/ V. O# ?) S3 UFLAG ACUTE                         YES
: x9 Z7 Z5 U1 U/ gFLAG OFFGRID                       YES
' j5 G9 C4 T, y0 m! n6 ~FLAG SKEW                          YES0 I# [" {+ f) \4 A3 x* Y: c0 A

' P" o) {% S6 v- lDEVICE MN(N)  NTR  NTR(G)  NSDN1(S) NSDN1(D) PWELL_B(B)
  F+ j! e- q8 F& _TRACE PROPERTY MN(N) W W 0
$ Z# a, X4 q+ Z- W5 UTRACE PROPERTY MN(N) L L 0+ f) O# v/ K' x) c

/ ?6 f$ J" p, r  f$ L8 h/ qDEVICE MP(P)  PTR  PTR(G)  PSDN1(S) PSDN1(D) NWELL_A(B)" c% B1 G# i5 f; V! \9 G3 d+ @
TRACE PROPERTY MP(P) W W 0
7 }  G+ p7 f% `4 l) x) N0 D4 tTRACE PROPERTY MP(P) L L 0
& f, j! b3 t0 E1 q
2 Q+ i" e: U2 T7 ]" r3 [# }請各位大大在幫我看一下~拜託了~
作者: arthur03226    時間: 2008-5-29 10:42 AM
我看你的問題應該是netlist file path 沒有update到。
) U5 ^& f- z% a: U也就是說，你依然是用舊的gds 比對舊的 netlist?% q, t, s) I* g% N. I/ Y
這是我的懷疑啦~~
* ?2 T' u* a0 `& E# k再仔細檢查一遍你的netlist path & file name。
6 @! d  ]! x1 y因為看起來lvs.com 沒啥問題。
作者: tingyunwang    時間: 2008-5-29 05:35 PM
作layout一定要養成好習慣,reduce option 不論是mos,cap,res.皆要NO
) \; ^7 J' `" ]0 y9 RLVS FILTER UNUSED OPTION 不能隨便亂開option,
  b5 \; ~% M5 W% A這樣可以避免錯誤
作者: judy123    時間: 2008-6-2 03:54 AM
標題: 回復 1# 的帖子
曾經有公司同仁問過同樣的問題0 Z' M5 [2 g: x
結果是netlist 沒update
8 H  R, R2 {8 E# V/ c: X刪除舊的netlist 重新產生新的netlist file
6 x1 Q& M6 y7 f5 W5 T+ ^! W1 ~並open new netlist file 確實的確認修改過的mos size是否為最新的正確值/ ~" s: h2 O2 q: {) Y% w
並檢查path指向是否正確. u3 Q$ y! `$ B  T
合理的懷疑任何小細節
作者: motofatfat    時間: 2008-6-3 02:02 PM
可能ㄉ幾種情形% o+ ^  z2 y& p" @
1.資料沒updata4 c+ e8 J0 b# [: D$ s
2.你ㄉcommand file  是沒比對size ㄉ
7 _! G, X) I7 r% v7 C8 Z3.改變後ㄉ差異在容許範圍內
# t$ R# ?- H- }0 \  L8 \例如 W  W  3
6 a& i2 {# `6 m2 A# g$ n" V  d    L  L  3
6 J- J- C$ @, {3 g- S8 y8 }6 C0 T
0 C% a: E( n# \" E$ n6 |/ s表示誤差在百分之3內是OKㄉ
作者: motofatfat    時間: 2008-6-3 02:20 PM
你ㄉCommand 有下列這行/ J0 V  ?* f) Y+ I& m4 b) H
EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"2 v6 t: u# w2 K/ T
有可能 你ㄉ改變 在這幾ㄍCELL 中  \+ K" r- T: ~
這行ㄉ意思是 這幾ㄍCELL 是不驗ㄉ



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2