Chip123 科技應用創新平台
標題:
請問使用power ring會有出現此error呢?
[打印本頁]
作者:
wombatwu
時間:
2008-5-29 02:14 PM
標題:
請問使用power ring會有出現此error呢?
我已確認電路無誤，但在電路周圍畫上Power ring,Gnd ring就出現以下softchk的error訊息。
& s M! Q) L5 n. |+ j2 V8 P6 |0 W2 E$ y
請問有前輩知道原因嗎?
5 w5 \! {/ U( m U
# t# `* ?+ E0 _0 P& `2 g
錯誤訊息如下，
- ?2 n6 ^, b9 x4 Y, C
check SOFTCHK SUBSTRATE UPPERALL.-2Errors
( l& s' O4 O( Z" C) l5 y
+ D: _* q/ R- Y3 }1 E
這兩個錯誤都是針對power ring。
作者:
crystal_blue
時間:
2008-5-29 02:24 PM
你好:
4 b2 S3 A7 A' I
一般來說出現SOFTCHECK的問題，就我的經驗所遇到的情況
+ V4 |7 q/ s: z/ Q
都是因為下列的原因所產生的:
5 O: i- b5 e) i6 P/ r( c
9 s9 @! N9 A( y8 H% L* j" P9 @
1.POWER PIN 沒打上
! D; n/ ^* I3 `; N3 r8 j- r
2.POWER PIN打錯 (如 VDD OR GND 打相反)
2 ^3 K' D6 L8 I F+ C: L7 c
3.不同的電位沒用LAYER做區別(如
SUB2 )
" p9 B3 A6 `6 i% R1 @1 H) Z
' @) s: E) Z9 `8 G- Z# l" R
以上是我曾遇過的問題，提供給你參考。
作者:
wombatwu
時間:
2008-5-29 02:56 PM
不好意思，我忘了補充還有出現Extraction Report的error，
! N9 n9 O# H. Q) g8 s4 S
5 s5 G; G/ M- y- F9 L
WARNING:
6 w4 H3 v0 M2 P0 V
Stamping conflict in SCONNECT - Multiple source nets stamp one target net.
; ~8 |) M$ ^ T1 ^+ X5 d4 b+ O
Use LVS REPORT OPTION S or LVS SOFTCHK statement to obtain detailed information.
* u, b0 ]) b4 d
8 c4 Z& Z6 S0 e- x; ~. e
crtstal_blue前輩，謝謝您的回應，經檢查我的power pin沒有打錯，且怪就怪在若我的power ring 用nwell全包覆起來就會出現error，但若將power ring不完全包起來，而是呈現"C"狀，缺口再用metal層連接，此error就不見了。請問您有遇過這樣問題嗎??
作者:
arthur03226
時間:
2008-5-30 02:58 AM
檢查一下，被power ring包起來的線路裡面的ground有沒有把電位接出來?
; J' n8 s* E/ w% i4 d* R! K
感覺起來你的ground (p+ diff)似乎是由psub接起來的不是由metal連接
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
SUB2 )