Chip123 科技應用創新平台

標題: 放大器的單端輸出改雙端輸出 [打印本頁]
作者: w765432001    時間: 2008-5-29 05:03 PM
標題: 放大器的單端輸出改雙端輸出

; q5 I, F% Z  Z+ i; b這是之前參考smith電子學上面的2 stage的運算放大器，
- A' e* U5 r- S7 g0 l之前做過模擬，但現在因為要做別的應用，
( d2 \) y. m4 A1 G2 w5 |; Q需要將輸出改成雙端的，
0 f& I' e: o' ?' J! x有請教過學長，不過不知道是不是我模擬錯，, p- x4 v2 ^/ `$ s  O9 I4 G
跑不太出來，5 V. {. z& h) X9 Z9 a6 n
另外在Razavi的書上有看到雙端輸出的雙級放大器，3 Y+ f' Y, C2 k- Y9 H) E( D$ C
不過架構是另外一種，
9 x- A9 ]: C+ T8 m; U5 Z. O4 E) w2 U所以想請問看看如果本來是如上圖這樣的放大器，) n: U( y/ a4 o1 I6 k0 R# Z" Z) S
該怎樣修改成雙端輸出，謝謝
0 T# C6 b. t. H6 W附上本來單端模擬的spice0 `" @) h( A( v) b9 C2 }( U
是根據180nm製程模擬的。
- a. z" D1 P% {" C$ P0 _. i
# c. M  g/ w: `5 y& v6 O7 Mvdd vdd gnd dc 1.8v+ j& \1 ^0 u1 _  b2 W# n6 G
vss vss gnd dc 0v
( \: ?5 N) f; ^4 e; O* |* @Ibias vpg1 vss 15uA
7 S0 ]* {+ {6 c6 `4 C& l( kr1 6 vpd5 3k- Y4 A) u! U; _
Cc out 6 0.6pf
. z3 w1 ^; G! \* i, @* T: HCl out vss 1pf
- J( e. F5 _7 c0 A! J# fm1 vpg1 vpg1 vdd vdd P_18 w=15u l=0.5u: V/ g$ e* i9 V+ }( j
m2 vpd2 vpg1 vdd vdd P_18 w=90u l=0.5u
9 t6 f; B* a/ Q$ ?9 Hm3 out vpg1 vdd vdd P_18 w=90u l=0.5u/ ^. C9 \4 E7 W; a, j
m4 vpd4 vin1 vpd2 vpd2 P_18 w=60u l=0.5u
2 ^1 S; R# X4 F8 Hm5 vpd5 vin2 vpd2 vpd2 P_18 w=60u l=0.5u  i0 ~: I2 \* o. ^' L+ S
m7 vpd4 vpd4 vss vss N_18 w=15u l=0.5u
/ U7 a7 p; d6 I! R' ~m8 vpd5 vpd4 vss vss N_18 w=15u l=0.5u/ ?7 L3 x) l7 ~& N
m9 out vpd5 vss vss N_18 w=30u l=0.5u
作者: mbission    時間: 2008-5-30 10:52 AM
若要改成雙端輸出在第一級differential to single ended的地方必須改成皆為diode connected的load.5 ~9 F: ~5 r5 S
也就是改成第一級雙端輸出,第二級的部分則是copy一組原先的2nd stage的class A output stage即可.& R) t9 [6 h  G! u
differential output amplifier需有common mode feedback電路來確保inter-stage的common mode
* m" A! @! t" }, p' T* y$ X; C不至於飽和,需要sense output common mode電壓與一個參考電壓相比,透過負回授去控制output common mode值
9 _3 _' Q! [# q% i
作者: shaq    時間: 2008-5-30 06:31 PM
簡單來說，把右半部 copy 到左半部去，
  S  q, L/ p# I% C4 t
6 [; d) W& a/ ~) x6 b, TM1, M2, M3 再用同一個偏壓點拉。
3 g5 A* Z/ g  C0 Y8 n8 LM6,M7, M8 (左+右) 用 CMFB 去拉偏壓點。
作者: w765432001    時間: 2008-5-31 09:43 PM
[attach]4288[/attach]
; l6 ?" [) ]  x, h+ ]感謝mbission與shaq提供意見，2 v) k/ E5 k0 o  |  `$ V; }
我重新接電路，如上圖這樣，然後我是只有把第一級接cmfb，+ m9 ]: q+ O% `8 @- v% X% W  f
下面是我cmfb電路
0 N5 \0 h) [2 @0 }% l[attach]4289[/attach]& ]$ X9 @$ J3 ], j) B0 S
不過這樣想請問因為我用到mos開關，
3 L9 g( N, T% G& `0 f6 P) L( Y通常我都用暫態在觀察，
* A8 `+ s0 ]# y; n" J" U而這樣我要如何量測op頻寬那些數據呢?6 _( e) v/ G  b, \" X
因為頻寬spice通常都用ac觀察，& u6 g$ A% j6 M- y- V3 i, n
這樣開關該怎樣有作用。. V7 @( x! q/ u, u9 S2 I, j" N
順便想問看看我上面這樣接，有哪邊接錯嗎?
7 l+ K  e5 p; f$ n/ w或是可能會有什麼問題，
4 Q$ x: K" c3 f! a( W& d因為我把op拿去放在取樣維持放大電路(SHA)裡面，* L; V% _5 P' p5 o( \
出來的結果沒有很理想，0 k+ S  Z3 u) }4 p7 m2 g
輸出都跟不上輸入，可能是頻寬不夠，
; Z; ]( R0 |0 G. [; n! w但我原來單端那個OP頻寬有到200MHz，
5 \9 S7 `  l4 W0 Z  B" b希望大家能給點建議，謝謝。; F) p9 d+ S- C/ R

# M) ?# F! F. m$ g模擬SHA結果
0 J1 H) q% W' n- P[attach]4290[/attach]
作者: mbission    時間: 2008-6-3 09:33 AM
1.你的cmfb的電路接回amplifier點好像有誤,應該是cmfb那點接回去
% d8 o0 W" W& b8 p: s2.接回去的點好像也不對,要構成負回授5 K9 ~0 ]7 @) r1 A3 p$ w* q
3.要先跑tran,找到穩定的dc點,再用設initial方式,把opamp differential
% p. k" i6 \  p$ p  input兩端及cmfb點設立初始值
: Z! u5 Z. X/ Q0 }& D4 J* t再試一下吧
作者: monkeybad    時間: 2008-6-3 10:02 AM
同意mbission
/ E. H* ~2 x9 Z! ^# Icommon mode feedback接的電壓有誤
: ^5 M3 w& R- }: e  }. B4 @, |另外如果是兩級的放大器 因為你都沒有採用diode接法
' x! [0 B+ [0 W5 a4 Z所以這兩級應該都要加CMFB 以確保dc準位
作者: w765432001    時間: 2008-6-3 08:53 PM
[attach]4342[/attach][attach]4343[/attach]5 N  y) U/ s( p9 D8 [& M) Q
感謝mbission以及版主提供意見~
1 k1 f4 \. u8 g% X4 }; j1 y我後來將電路圖改成上面這樣，
& S' k, q0 {+ q9 k! l後來請教我學長也發現cmfb應該接錯了，
6 l# ^' \3 E! ^7 p8 O! c/ J那我改成上面這樣還會有問題嗎?5 v" G, U1 J9 A: ~
不過我只要接一個CMFB電路，
" v6 l( q3 V/ M  J- W- k那要改成diode-connected，不過我改成這樣M6跟M7看起來好像怪怪的，
" S/ ]9 _; d! \. N目前電路是這樣，還在模擬中，: f! j0 d+ w- U7 |+ K4 ^3 |0 D' S8 R
有些還不是很懂，懇請賜教。
作者: monkeybad    時間: 2008-6-4 10:35 AM
M6 M7改成diode connection就不用加CMFB了 因為就沒有所謂P電流源和N電流源平衡的問題
3 Z; I* [4 F6 u) D2 ~; W先弄懂為什麼要加CMFB的原因 Razavi書上有解釋可以看一下
4 t$ ~" D2 y/ |! ~& O! `. C所以若你電路改成這樣接 那Vcmfb應該改接在M1 M3的gate
作者: mbission    時間: 2008-6-4 11:49 AM
標題: 回復 7# 的帖子
如果你第一級欲採用diode connected架構,基本上主極點會在第二級8 {1 `6 H( M- h7 u. L
Miller補償也不需要了
作者: w765432001    時間: 2008-6-4 08:10 PM
[attach]4361[/attach]8 r. v% }/ l/ F- v: p6 Z7 H+ Y% P
嗯嗯，我有去看了Razavi裡面提到的CMFB，( d( w: T8 M( D. a, k) b( T  t
但對於VB跟vcmfb拉回的點還是不太了解，
$ S4 M7 O9 [) H( D. I/ f上圖我已經把M6和M7都改成diode-connected了，
7 }2 ^8 Z5 U; K1 [8 P而結合mbission的意見，我把補償電容跟電阻都拿掉了，3 c' j' \3 ~9 z6 e3 s
但這樣我CMFB電路裡面vb要用哪一個?6 {( g7 _3 }' S6 U( x6 @3 \+ C
如果vcmfb如版主所說，要給M1,M3的GATE，0 _5 v& ]3 k) c4 G/ c
我有試過vb選擇M2的gate，2 k  o1 w& y8 t+ x
然後拉cmfb到M1 M3的gate，2 f/ I" j, x1 e9 c
這樣輸出取樣的波形還滿正常的，但是好像速度不夠， % `+ W6 u' v! J0 P) v( @- j
都跟不上輸入的值，
' _+ X' Q* s% h6 H[attach]4362[/attach]' {: {) o, w6 [
所以我懷疑我vb選錯了，
* U. Z* e5 }; v/ o& C5 ?或者是哪邊弄錯了，- W4 K0 E- G; V! i  w! s
我繼續看看書本，有些還不是很懂，1 n8 [/ Q- c9 T, i7 v
歡迎大家提供意見給我
作者: chungming    時間: 2008-6-4 10:14 PM
您好
2 d  Z. w& e, B8 _* w8 \3 _看到你的模擬圖後我到不覺得是速度不夠快
/ n8 L- x4 a6 ?' h0 I2 _因為沒有slew rate limit的感覺/ h$ \6 J3 V, ~2 t
每各step都有settling 到一各幾乎固定的值了, j; g5 N" }' K# _
從圖上看起來當輸入訊號越大時,輸出和輸入的差異就越大
* c4 s/ d* P/ `# G/ A但是又不是output siwng不夠(如果是output swing不夠 應該只有輸入訊號較大時才會有差異)  i4 b3 n9 @7 X" {- O- {" ?( T
或許也有可能是你說的vb不對..但因為圖上沒標出vb vcmfb我也沒辦法猜1 e( H5 d2 z4 s8 w+ d4 U" Y
所以........光從模擬結果來看
3 L) `% i  |5 q( L有可能是OPA的gain不夠
" U! [: u0 U0 [8 W1 o! `0 V: n因為你的OTA是current mirror single stage OTA, l  d0 ^/ J2 k9 S0 O. s$ ~$ D$ B
gain ~ gm*B*ro , B是current mirror M7 & M8的比例' v! u# ^/ d( D+ b. x& _
當gain不夠時輸入和輸出的deviation會變大...相信你知道這點9 t+ {+ }+ W/ A6 q& Z3 x
當然你的OTA的UGF也必須大過於switching frequency (if you use unit gain configuration to simulation it)8 |' J4 w# y- [% k* t2 J! A) J
貼各paper給你參考: C; _0 q2 l( Q
這各paper我曾經有使用過
* F! H' o/ Q3 _( y不過沒用在向你那麼高的切換頻率下
* z7 J8 a$ s+ j1 O9 q; ?paper中的UGF只有1.2M
# W* I  B+ x$ ~4 U4 Q' d我改到約4M左右6 Z! u9 K. v7 s; X$ m0 z6 V
看你的切換頻率有20M這麼高7 a4 f/ i) ?+ U; ?) y% l! ?) S" b9 f
電流ㄍ一ㄥ一下或許有機會
作者: mbission    時間: 2008-6-5 09:17 AM
標題: 回復 10# 的帖子
你需要有一個bias電路產生Vb,準位要跟你要bias M1跟M3的GATE電壓接近,% ]0 N2 }' Y$ ?
然後接到cmfb電路中,在把經過 sample 後的CMFB點拉回M1跟M3 gate端,
4 f8 N$ ]  [/ U7 I, O' s你可以先試著sample common點,看cmfb有沒有正常運作,正常情形下,
0 O2 i+ L6 ]9 u7 e: _. ndifferential 兩端電壓應該會接近你的common,Vb會接近Vcmfb....
作者: w765432001    時間: 2008-6-6 03:16 AM
感謝大家的意見，
2 {9 f  c  z5 v2 y/ I: l9 q我有大致調出我的op雙端輸出，
2 V# `) m. [  t, j6 ]& m: ]不過我拿去接取樣維持電路又感覺有些問題，
% u* W9 _1 M5 q  f3 ^因為我第一級採用diode-connected的接法，
- P7 E5 P  t) t" u% N* o本來應該增益是gm4(ro4//ro6)
+ h# V* m/ T7 h因為接成diode，反而變成gm4/gm6.....(這是因為diode，而1/gm6遠小於ro6並聯結果..希望我觀念沒錯)
4 Y% D( ]0 F* ~, T由於這樣所以我增益就被大大降低，
3 b+ z4 I( g+ K% R" }! ^本來有60多dB就不見了，
9 `5 i7 \, {* g7 T5 Q; w% N5 I那我該怎麼辦勒 % q) N8 e$ o& x* N

3 @5 U1 Q. v; V還是我該用原先的架構接上兩個CMFB才能有高一點的增益
2 [2 b& v& ~1 Z0 X但是回授的觀念( Z$ ]. Q' c4 l4 }" U
接上回授又會降低增益(1+AB)4 W4 X' Y& T7 h2 m/ \( J
接上兩組不就降更低: e  G( {0 W$ k  Y* T/ l; K
如果真的要接上兩組，那我是不是如同mbission說的3 V& q0 d: E# k
一組接到M1&M3   那另一組就接到第一級的M2
* W% z2 }$ z% G- p8 s3 K1 N這樣觀念對嗎?
/ X1 _+ J+ d3 m/ k  z那我M6&M7是不是該拆掉diode，然後gate端給偏壓值?9 B9 J8 }9 I# r) Y
然後在接上補償電容跟電阻。$ T5 a& [7 D& D6 @
這樣想法對嗎?
作者: mbission    時間: 2008-6-6 02:23 PM
建議你把第二級改成cascoded的架構(如果headroom夠的話)1 t6 w5 M4 P/ i: m- W
如此就不用改變CMFB的部份,gain也應該會提升20dB以上
# S' }1 X8 L. m; ]# {( g6 y 4 P- X, Q& g9 C* W: p
另外導正你的觀念,所謂的回授路徑是存在於common mode path,對
# c1 v" x5 d6 X. x6 ]( T3 ^% F' w  Xsignal path gain 不會有太大的影響



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2