Chip123 科技應用創新平台
標題:
精準式除頻~分享給大家!!
[打印本頁]
作者:
gto10620
時間:
2008-6-2 10:21 PM
標題:
精準式除頻~分享給大家!!
process(clk40)
- _; s, [$ K/ M+ |
variable cnt:integer range 0 to 39999999;
+ p6 X7 G& t+ D* U4 w' ^
constant final : integer := 39999999 ;
4 `: S3 k0 N: z, p
begin
3 r) v7 r2 A9 S1 O$ `7 j( B
if clk40'event and clk40='1' then
4 S. b9 D; a* D( k& _; q6 h
if cnt= final then
! ]* p: p) K5 r* _
cnt:= 0 ;
O. ~; J2 i. @8 u
else
# V4 C7 ^: v3 ?+ M( p
cnt:= cnt+1;
2 A1 f7 B) Z6 I+ O7 D/ g) n
end if ;
2 I& W0 F3 E$ M6 ^
if cnt>= 20000000 then
, q$ f4 ~8 a2 }# G/ ^
clk1 <= '1' ;
. O$ u' @9 y8 S% m8 w1 X8 L
else
$ D/ Q& u' e2 A. m3 `, v: n( k
clk1<= '0' ;
+ h% ?8 Y$ s, ]% l& H/ ~
end if ;
v3 x. F3 C' x% `' w. [
end if ;
3 c% N" L# j! p0 B" K: Q* p
end process;
) a0 n. c! I* R) t5 J
% W- X- E; D3 u; p! b
之前有addn詢問~但是都不行~這是我後來成功的!! 所以分享給大家!!
作者:
masonchung
時間:
2008-6-3 09:02 AM
這除頻器合成後的gate delay 是多大呢 ?
作者:
gto10620
時間:
2008-6-3 09:46 PM
版大~這個有點難倒我了!! 因為我還是學生~ 沒有特地要求gate delay~ 所以我不太清楚要在哪裡看!!
% ~3 K' d( {, A) m
<<< Clock Report>>>
) W4 B0 a: y; m; \/ q
Clock Net Resource Locked Fanout Net Skew(ns) Max Delay(ns)
; G' N' O. t Z% J7 {
clk_BUFGP GCLKBUF1 No 17 0.201 0.751
7 h/ z w1 D8 {7 |5 @6 H
, X5 W. ?4 |9 n$ f, l, Z2 ^
<<<Timing Constraints>>>
6 u1 g: F8 C z" X! }% e8 Z9 D3 ^+ x
Met Constraint Check Worst Case Slack Best Case Achievable
" A! J4 m3 }) v. h! I$ v, N
Yes Autoti***** SetupHOLD N/A 2.998ns 12.901 ns
. Z/ y/ P/ i' F! f8 A. V X; X+ h _
7 Y8 Q# y0 f; a- Y9 F
; ]' `0 j8 P8 z# C5 u
是這個嗎?? 還是版大敎我怎樣看~
作者:
nic740917
時間:
2008-6-4 09:20 PM
精準式除頻??這可以用在什麼地方?
" V) |3 t6 M* B2 ~+ a1 o$ E, y
可以用在一般的LAB上嗎??
作者:
gto10620
時間:
2008-6-4 10:17 PM
這寫法單純的只是把一個 40MHZ的頻率 除成 1HZ !!
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2