標題: IC設計 華山論劍 SOC研發調查 --請問貴公司/單位的SOC產品主要前端設計流程為何? [打印本頁] 作者: masonchung 時間: 2008-7-6 10:44 AM 標題: IC設計 華山論劍 SOC研發調查 --請問貴公司/單位的SOC產品主要前端設計流程為何? Introduction to System IC Design Flow G" ` \/ U6 G0 d1 n$ r1 m# n! o$ v8 K& |9 }( G" f& F' S 作者: ranica 時間: 2014-12-4 11:24 AM
Senior SoC Design Engineer( Y5 U3 T+ K+ P9 t: C: M' t& q
公 司：A global PC leading enterprise/ B7 ~( F+ ~5 Y, w8 d3 x
工作地点：北京* N2 c4 N& B" X
% f4 F; ?3 @/ l4 N* g" R/ ZPosition Description: , @- K# I7 y) H+ `- u1. Lead high performance SSD controller SoC architecture design + H. e- c* Y$ J& p/ b% Z 高性能SSD 控制器芯片架构设计 ! w1 s) K8 X' u, @: F
# R8 p7 l: @* `0 _6 {+ ]2. design emulation platform for complex SSD controller 7 }) _& T/ R* ?) R% z
开发复杂SSD控制器原型平台。 / \ M2 w1 L( l/ h
1 T8 E8 w( @) P$ ] N
3. Work closely with cross-functional teams to enable pre-silicon RTL development % ~) c* e& ~! \3 s$ D! n 与架构、软件团队成员通力合作，完成流片前的RTL开发。 V7 n# F2 O+ l6 R% V
8 N3 U) `/ j4 u+ x1 e! o
4. Validation of SoC design and system level use case and performance scenarios on emulation platform ) a8 h% `; y% E1 g' F. r. u# n) P
在原型开发平台上验证SoC设计，建立和维护系统级用例和性能测试。 ' u1 M0 ~4 Q% C( I8 t/ W& E9 n% Y' L& u. t
5. Lead system level verification of enterprise/consumer SSD controller using latest verification methodologies / u4 D, Y6 Z: C 采用最新的验证方法学进行SSD控制器的系统级验证。 : {2 L' ^+ n3 u
# C& l. s6 N( b J
6. Post Silicon bring up, functional/performance validation and debug ( e# B# r4 a8 N, V; ~ 流片后的系统功能和性能的验证和调试。作者: ranica 時間: 2014-12-4 11:24 AM
职位要求 ! z" A5 b( K+ x1 K3 `Requirements: - P% j& T& L! r5 R' ?/ ?' X3 b1. At least 5 years direct work experience on FPGA based product development or IC front-end design, in storage/server/telecom industry. Experience in SSD/HDD product design is preferred. 8 g& t7 ?8 [3 F1 q0 K+ T
5年以上存储/服务器/电信领域FPGA产品开发或IC前端设计经验。有成功开发过SSD/HDD产品经验的优先。 ) l( _( ?# i. P4 Z5 I9 A: o/ M0 A3 g X% J
2. Familiar with PCIe interfaces. Experience in SATA/SCSI/FC is preferred. ' x h7 V" e- I6 [/ Z2 C( v( J+ F
熟悉PCIe接口。有SATA/SCSI/FC接口协议开发经验的优先。 $ A3 Y l3 u6 b4 u& a
, _; f. F& Q; p; _$ ~0 x3. Familiar with DDR3/4 interfaces, ECC (LDPC/BCH). $ F, Y6 `: n# Y. n2 P, d
熟悉DDR SDRAM接口, ECC (LDPPC/BCH)等纠错码开发。 " Q: G' i2 z0 c7 {3 D9 Y g4 f ) {6 _% m) ^7 e0 Z7 ?4. Familiar with eMMC/NOR/ONFI/Toggle interfaces is preferred. Deep knowledge of NAND Flash architecture is preferred. # L8 z7 {6 N% \ 熟悉eMMC/NOR/ONFI/Toggle接口协议的优先。熟悉NAND Flash底层结构的优先 ; a3 g. N* }+ H0 F& M ! Q. g) @4 g& }5. Good understanding of STA and SDC. 9 Y8 Z5 S+ B) p 熟练掌握FPGA开流程和静态时序分析和约束。 3 G9 L6 l4 \ {1 a( w" o
# d) B4 c5 U3 s+ G1 s# W6 T' O6. Good understanding of SoC and on-chip bus. Experience in AMBA AXI3/4 is preferred. 0 J, |" t0 k9 `; @/ K6 @ B- g) e7 ^# h 熟练掌握SoC和片上总线概念。有使用AMBA AXI3/4经验的优先。 3 W5 Y! U# K4 U0 E' l! n 1 Z: z. H2 B2 X0 p
Common skills / Z1 W2 q x" w% o# d# d) J2 o1. Ability to ramp up quickly in new technical areas. ' ` c5 o9 c! U; C9 }4 b具备快速进入新技术领域的能力。 ' S0 z" H. y4 K; h: F- |' N& W% ^4 X" k( T" w' L3 g# H9 S1 e& o
2. Creative thinker. 0 P: E3 @- Q' B8 m& k/ S) z具备创新思维。 + Q! H* W$ U9 {: g" z- Q$ `3 {) | : q( P& j0 W# v. V. M% t3. Good communication skill in both English and Chinese. / T" x1 R' C; X/ D# m
良好的英语和汉语沟通能力。 8 J; b- j! D U% y( @6 s4 p 8 {+ X1 t9 B) w' ~: y- E& F4. Team-working, good communication and committed to delivery ' V. z* R0 p5 i9 F2 \$ ~4 w具有团队合作精神和良好的沟通技能