Chip123 科技應用創新平台

標題: Regulator的phase marge仿真 [打印本頁]
作者: yutian    時間: 2008-7-11 03:54 PM
標題: Regulator的phase marge仿真
對于regulator的phase marge的仿真，我們討論小組有歧義，有人說應該看電阻分壓反饋回去那點的phase marge，有人說應該看PMOS 下端輸出結點的phase marge，請各位大大有人知道的，指教一下。萬分感謝。
作者: yutian    時間: 2008-7-11 04:00 PM
Phase marge is error and it should be phase margin.
6 v+ T+ F. g* D# t/ i) b! ^I'm sorry to us.
作者: alab307    時間: 2008-7-11 05:12 PM
Phase Margin是指什麼呢?* a6 w6 o& [' N- x5 \, `
Think!!!$ Z& \$ o$ O. n# @) S
# Z" h; r% m8 Z  b  @+ v4 t
當然是指loop gain的phase margin,; \, }6 j" N( U9 N$ }$ [
既然是loop gain, 當然就找一個比較沒有loading effet的node
. I+ R& ^1 Y& [; y0 E把loop打斷去看  S7 U5 p/ f* d0 @/ S0 Q

5 Y, Y7 ?( j2 s) q! G所以從哪裡看都可以
* t! E: {2 J6 c! P5 r選擇好的node, loading effect小, 甚至可以不用管7 i4 K3 X7 D& a9 x0 A3 I( X8 J
選擇不好的的node, load effect大, 沒有考慮清楚的話, 就不準囉
作者: yutian    時間: 2008-7-11 05:32 PM
比如對于附錄的這個電路圖，。Phase Margin測試為拆除R1/R2/M2間的迴授，使Regulator成為開回路放大器後量測。
' _4 a$ S' B% t那是不是看Vout結點的phase margin?還是R1和R2中間迴授點的phase margin?
作者: alab307    時間: 2008-7-11 06:25 PM
當然是看R1/R2中間那點囉
& }: B! u; y; m$ {( C記得ac是從M2的gate輸入, U" I( O4 j2 O; X
就是這樣( k; S( U7 [# q, e% q; l; g: F

# p0 Z8 R+ e& H怎麼沒有補償電容勒
作者: syracuse    時間: 2008-7-18 04:10 PM
原帖由 yutian 於 2008-7-11 05:32 PM 發表 0 u, d  p9 q9 n; ^  L8 i% C0 K. V
比如對于附錄的這個電路圖，。Phase Margin測試為拆除R1/R2/M2間的迴授，使Regulator成為開回路放大器後量測。% l0 a( [  X, I/ k
那是不是看Vout結點的phase margin?還是R1和R2中間迴授點的phase margin?
: k9 o% a" X3 z) d; p& I6 ?/ P
這個ldo的feedback是否接反了 ？
作者: semico_ljj    時間: 2008-11-1 03:48 PM
標題: 回復 6# 的帖子
连接的是对的，呵呵！$ j% j  q+ K9 S* O; t; `
“，我們討論小組有歧義，有人說應該看電阻分壓反饋回去那點的phase marge，有人說應該看PMOS 下端輸出結點的phase marge”，我以前也有类似困惑，后来两种方法都尝试了，结果应该很接近！就看你怎么理解loop gain了！
作者: anita66    時間: 2008-11-3 11:47 AM
原來兩種方法都可以, 但若是以"整個LDO"來看, 哪一個方法才是正確的呢?.... 感謝大大無私分享, 3Q~
作者: frankiejiang    時間: 2008-11-3 01:52 PM
標題: 回復 7# 的帖子
确实没有接反 中间有一级是source follower9 ^5 @$ z  W4 M6 F; h- m4 x9 j  I
不知道加这一级有什么用呢？我觉得反而会降低LDO的驱动能力
作者: lynker    時間: 2008-11-3 04:26 PM
標題: 回復 9# 的帖子
是爲了提高運放增益的吧，再有一種情況就是爲了增加運放的輸出擺幅。
作者: semico_ljj    時間: 2008-11-3 08:19 PM
標題: 回復 10# 的帖子
不是这样的，主要是把第一非主极点推向更高频！
作者: 賴永諭    時間: 2008-11-6 05:51 PM
個人覺得是看Vout結點的phase margin. T3 E9 k; Y# Z9 Z9 e& A
因為我覺得R1 and R2組成feedback factor....
作者: deg326    時間: 2008-11-7 03:44 PM
我也覺得是看vout的P.M.2 [. t9 Q) U5 S4 F: t7 k
好奇問一下，這個電路特色主要是?
作者: semico_ljj    時間: 2008-11-7 07:31 PM
说句实话，该电路结构设计好的话负载电流可以达到30∼50mA，但是100mA以上是要设计更好的电流补偿电路的！



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2