Chip123 科技應用創新平台
標題:
詢問calibre的LVS錯誤碼
[打印本頁]
作者:
icekao
時間:
2008-7-14 10:14 PM
標題:
詢問calibre的LVS錯誤碼
想請問Check softchk psub_term CONTACT
- @) g* c, }; ^, j+ n
和Check softchk psub CONTACT的錯誤碼是代表什麼意義?
8 o# k5 ]3 D& u
需要做哪些修改呢?
作者:
arthur03226
時間:
2008-7-15 10:44 AM
你需要把psub部分蓋上定義psub的layer
: k3 v5 s$ }! E% S \) ?0 g
各廠定義的layer name不一樣，例如psub2 sebgnd之類的。
6 r9 O* V7 m2 J: h- @6 F3 j
原理:
0 P7 H2 b% T" T/ S1 D) o
因為psub基本上tool是認定全部都接一起的，你的情況應該是有不同的gnd電位再同一個chip裡。
& w; _* l4 N0 |" b) C& g; N! @
或是有某幾個psub沒有實際用metal接至正確的電位，而是經過psub接出去。
& T( l( q" R) {4 b L: G: L0 x* B
softchk有絕大部份是再check電位進psub或是nwell是不是單向的(只許進不許出)，
! N3 Q/ p0 ^/ s- m
因為如果該電位是透過psub或newll連接，而不是經由metal。
- x; ~9 k7 F' \/ ~" ?
邏輯上也是正確的，只不過電阻超大，到時電路一定fail。
$ R1 z9 `! y k5 g- }
不知道這樣解釋有沒有聽懂?沒有用圖示法我也只能解釋到這樣。
作者:
limit
時間:
2008-7-17 04:59 AM
標題:
回復 1# 的帖子
嗯嗯...沒錯，
8 w; I. b9 n5 ?( t
我剛剛也遇到Check softchk psub CONTACT的問題，
* C8 x9 X1 n3 m# y4 m( x* s
現在解決了，
) p0 J* _* X$ `' z1 c2 {0 x
原因是打雙層guard ring的時候即使外面的guard ring沒有用到也是要跟其他的GND/VDD連接起來的。
作者:
yaya
時間:
2008-12-19 02:29 PM
我之前也碰過這樣的問題，又沒人可以問，只好自己用ｔｒｙ的，最後終於成功了！
& k* b* k9 d) P$ ~4 X0 A! I
在我電路上有三組電位，AVSSA AVSS VSS，原本是前兩者各自蓋上ＰＳＵＢ２，但ＥＲＲＯＲ的問題仍存在，所以就試看看三個都蓋ＰＳＵＢ２（小心不可以讓不同電路的ＰＳＵＢ２連在一起即可），就過了！
/ f7 K4 Q0 O: P
但是，公司前輩又告訴我，ＶＳＳ的部份是不用蓋的，可我不蓋就會ＥＲＲＯＲ，這是我心中仍存在的疑問？！
請問有人知道原理嗎？
作者:
nebula0911
時間:
2008-12-29 11:00 AM
建議 yaya 將 AVSSA / AVSS / VSS 分別加上PSUB2(記得別連在一起) .
" S% B, u7 W3 U* V
本人有慘痛的經驗:就是認為只剩下一個 block 不蓋應該沒關係.結果LVS出現莫名其妙的錯誤,結果是有的 PAD 沒蓋上 PSUB2 ,在LVS check 時將沒蓋上PSUB2 的電路均視為接至相同接地;最後是全部的 block 全部分別蓋上 PSUB2 才全部驗證過關.本來想偷懶,結果會花更多時間去debug!!
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
/ f7 K4 Q0 O: P
請問有人知道原理嗎？