Chip123 科技應用創新平台

標題: Layout about Transmission Gate [打印本頁]
作者: w765432001    時間: 2008-7-31 12:15 PM
標題: Layout about Transmission Gate
我是初學者，最近在畫一個開關的layout" s( Z% r* a4 r( ~
如下圖% t9 f; ~2 Q; _' i( r$ ]4 \$ b
[attach]4634[/attach]" D/ ^6 K) c# E
這是一個transmission gate，
* F, J! q7 @2 F2 e/ ]0 t, S! V不過pmos跟nmos的drain跟source都是接在一起，8 L0 t) _+ ], K2 ~! a  ?5 e
而gate端是輸入CLK訊號
9 a4 b4 `# Q  S$ [- E而pmos的body端是接到vdd，nmos的body端是接到gnd
  D: `0 p3 B* u: w不過以前通常source跟body端都會接在一起
6 {) K) X2 y, F: [layout時body端可能就做在vdd跟gnd上面, j, Z$ z* {, z# [2 D; a% G
那現在source跟body是分開的
6 Y( u0 M, [5 ]我body部分要做在哪邊才對呢？
& \- F. ~. }& r9 r4 D
9 o9 T# ~  z6 s: O9 L7 y2 Q4 j) m8 R希望有了解的人能提供意見
. {/ B/ l0 S4 j" `- a$ o1 K感謝
作者: CM168899    時間: 2008-7-31 02:24 PM
N-Well製程  pmos 的 body 就是 用 n+ 接 VDD, nmos 的 body 就是用 p+接 GND.+ j1 h2 V# D, A( S
& y! V0 J, n  H. m
transmission gate PNmos  S/D 兩端相接,  gate端是輸入CLK訊號
; C. m, a+ u0 m# J, v: G6 N$ J6 f9 @& L7 G4 J6 \  c8 p+ K
這樣就OK啦
作者: motofatfat    時間: 2008-8-6 10:10 AM
N_WELL P_SUB 製程0 Y- p/ e8 e) y. ~% L9 Z3 P
PMOS ㄉ body 在 NWELL 中 8 @8 W/ P2 h) u/ k# f, G
n+ diff
7 i% a0 f$ n( A1 B
3 \, U( L# n% K/ d; pNMOS ㄉ body 在 P_sub 中  P. y/ R0 [' w- @2 d
p+ diff
, j: W+ {% K- g* b% R9 s1 b  H# f6 @由於整各晶圓都是 P_sub 只要在
, U3 P4 [3 w, G% _" q非 N_WELL 中 ㄉ p+ diff 都是
( g& K" ]( Z) x" R5 ]通常 design rule 要求要在20um
% D& W6 U; Z6 V( O# V- L內.有機會加強製程方面



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2