9/10 CTO論壇：TSV (Thru Silicon Via): Enabling Next Generation IC’s

jiming

GSA與SEMI 以及SIPO共同於2008年SEMICON Taiwan期間合辦CTO論壇，討論有關SiP的萌芽技術─TSV (Thru Silicon Via): Enabling Next Generation IC’s，誠摯地邀請您一同參加。
% e, P. Z! A8 A/ `. }

日期: 2008年9月10日 星期三 08:30 –18:00 地點: 台北國際會議中心二樓 201 ABC會議室 - r5 Q2 {7 u( h# U% \0 }. ]費用: 免費 (需事先上網登記) http://www.semicontaiwan.org/SCT ... /Register/index.htm]http://www.semicontaiwan.org/SCTAIWAN-CT/Visitors/Register/index.htm

論壇簡介: 半導體晶片面臨尺寸越做越小，但效能卻要更加提升的強大壓力，在此同時，每一個package在體積縮小下，卻要能容納夠多的功能在裡面。在消費性電子市場成長驅動下，諸如以矽為渠道的3D IC或者TSV等Packaging 技術之創新也更加快速且重要。本論壇將著重在對TSV技術的概述、技術演進與應用，並且與談人將對此主題進行深度的探討。

論壇主題： Emerging Technology of SiP - TSV (Thru Silicon Via) Enabling Next Generation ICs SiP的萌芽技術 TSV (Th─ru Silicon Via): Enabling Next Generation IC’s

論壇主持人：SEMI Taiwan 封裝測試委員會主席/ GSA SiP 委員會主席/ 日月光集團 9 K4 V$ O% m7 O0 ~) z3 d! k研發處總經理唐和明博士

座談會主持人：SEMI Taiwan IC 委員會主席，聯華電子市場行銷處副總 % ?1 x- T4 A( j; r$ i* d( }鍾立朝 先生

座談會共同主席： ) z4 P6 K' G2 G- ?1. SEMI Taiwan 封裝測試委員會副主席/ 義守大學 校長傅勝利博士 2. SEMI Taiwan IC 委員會主席/ 聯華電子 全球市場行銷處副總鍾立朝先生 4 }+ t* c$ t& _2 J! X/ C0 i9 `5 C3. SEMI Taiwan IC 委員會委員/ 美商暐貰科技 總經理暨亞洲區副總裁周雷琪先生 4. SEMI Taiwan IC 委員會委員/ 台灣新思科技 大中華區總裁葉瑞斌先生

( \4 [* [) l0 j. s4 o* J5 y1 ]

議程:	w( L5 @7 W" \; I( }8 z
08:30 – 09:00	報到
09:00 – 09:40 4 L7 Z0 b$ ~% I; q+ [; u	開幕演講 - TSV 概況 * _) L% ^' S) f0 n! a日月光集團研發處 - f' f; N  i! }  c/ h$ `% N( d' ^, z總經理 唐和明博士 ! i- J$ X( z7 M' }探討議題: - TSV 技術之需求 3 L- ^  U/ d  B$ D: O2 {' `1 r- TSV 基礎建設概況 . J- g+ g9 t: c/ w- 製造上的挑戰
09:40 –10:20	ITRS TSV 未來發展 IEEE院長, IEEE CPMT Society, William T. Chen博士
10:20 –10:40	中場休息
10:40 –11:20	TSV 市場概況 Gartner 研發副總 Jim Walker先生 - f3 s7 ?/ ?4 i; S9 R9 x8 X探討議題: - 驅動技術發展的要因 # N% i' U9 d6 d" w/ ?' i, l5 R- 產品應運與市場大小 1 u' Z1 o5 q" n$ x- 產業發展現況 - 產品的執行與上市時機
11:20 –12:00 . k- _- g* o; b( ]) k4 r% D	TSV 技術概況 * S3 _- }5 ~1 e* W8 _IMEC 專案協理Eric Beyne 博士 3 ?4 f6 ]* [: G探討議題: - 3D-TSV 技術之成本要因 7 p# v0 F) E$ \- 3D-TSV 技術製程之概述 3 s1 I1 @& t: E; }; V' n: Q7 j% H- 3D-TSV 技術之wafer thinning, temporary carrier mounted與thin die handling 製程概況 - 3D stacking, Die-to-die, die-to-wafer, wafer-to-wafer之製程概況 - Packaging 3D-stacked IC's 的挑戰 , [8 i4 m5 a/ a- 八吋與十二吋之材料、設備的挑戰
12:00 –13:30	上午場休息
13:30 –14:10	通訊產品概況 美商高通國際股份有限公司(Qualcomm) 副總 Tom Gregorich先生 探討議題: - 驅動因子與市場機會 - 通訊IC設計、封裝與測試的要求 ' E& l5 d  A+ \1 W& q) ?7 O' J- 產品與技術準則 - 技術、設備、材料與設計的挑戰和關注焦點
14:10 –14:50	光學產品概況 + c# o+ z, K% s9 i& g5 ZOmniVision Technologies Inc. 製程副理Howard Rhodes 博士 ( W9 w  k5 Q! E; O6 v9 o探討議題: $ e" z& k/ ~6 O2 r- 光學產品驅動因子與市場機會 - 光學IC設計、封裝與測試的要求 9 m; r4 s9 h- n" _, ]5 Q- E- 光學產品與技術準則 - 光學產品之技術、設備、材料與設計的挑戰和關注焦點
14:50 –15:30	設備與整合的挑戰 * y) ?0 X( T- K/ E美商暐貰科技(AVIZA) VP & GM, PVD, CVD & Etch Product Groups, Kevin Crofton先生 探討議題: - Via First & Via Last - 8” vs. 12” 潛在議題與考慮要點 ) u% w  L+ S, P-現有技術水準、創新、挑戰與準則 0 d/ W: }, R$ j5 A1 A- Etch, Seed Layer,與 Via Filling上的挑戰
15:30 –15:50	中場休息
15:50 –16:30 : X* Q7 Q1 t+ ?8 B" C	設計與EDA 工具之創新 台灣新思科技 研發科學家, Charles Chian 博士 7 Y8 h/ o8 u! ~/ \* I6 A4 b探討議題: - 整合設計: 從IC到 Package 再到系統整合 - 設計技術 * y' |9 R( k# L8 ~2 _- 技術挑戰與準則
16:30 –17:10	測試上的創新 8 }% S1 }/ Q0 y. [惠瑞捷 Mixed Signal & RF Solutions Semiconductor Test 經理, Wilhelm Radermacher 先生 4 Z& \9 {0 A/ f' O3 K2 {- Via First & Via Last - 從IC, Package, 到系統測試 : A  H0 W2 W3 W0 K* f  b- 技術標竿 - 現有技術水準、創新、挑戰與準則
17:10 –18:00	座壇會主題: 供應鏈、協同合作與標準化 8 K- ]4 ^! Q3 u: s座談會主持人: SEMI Taiwan IC 委員會主席/ 聯華電子 2 x( r  T7 x- k2 s市場全球行銷處副總鍾立朝先生 與談人: 7 x& B1 z% @' c6 z! ^& z1. IEEE院長, IEEE CPMT Society, William T. Chen博士 ' b* X  }+ u% k0 p" H1 K1 k6 B7 q2. Gartner 研發副總Jim Walker先生, 9 c8 A$ s* V3 a2 [5 ~3. IMEC 專案協理Eric Beyne 博士 4. 美商高通國際股份有限公司副總Tom Gregorich先生 5. 美商暐貰科技 VP & GM, PVD, CVD & Etch Product Groups, Kevin Crofton 先生 6. 台灣新思科技研發科學家Charles Chian 博士, - F4 L' V( X3 ~8 k5 d& u$ b7 F7. 惠瑞捷Mixed Signal & RF Solutions Semiconductor Test 經理, Wilhelm Radermacher 先生 2 `1 U% x! I) E" I( M2 I
18:00	閉幕
3 T1 u% ?/ @4 e, ^4 ~' i* ?7 [) c3 r: w	# u  p7 q, B. [! S

-行程視現場狀況異動，不另行通知。
-此論壇演講以英文為主。

Eagle_10_17

太晚知道了,想了解TSV說~看來只能等下次囉~