Chip123 科技應用創新平台

標題: 请问：TSMC工艺下画版图遇到的问题？ [打印本頁]
作者: lily3637    時間: 2008-8-14 04:34 PM
標題: 请问：TSMC工艺下画版图遇到的问题？
1画版图的时候出现这个的错误提示，如何解决？; f6 D- F. C/ W: I& i
LAT.3P { @ N-well pickup OD to PMOS space > 30um9 G! S' `$ p4 j  V0 H
  NWELi_US = SIZE NWELi BY - 0.085 // 0.12/1.415 = 0.085
! Z7 k6 {% V* `# q& e2 m; a  // 30/1.415 = 21.201, (0.6 + 2 * 0.085)/1.415 = 0.544& K( J" w' v3 m4 H/ x* V. X  f
  NTAP_OS = SIZE NTAP BY 21.201 INSIDE OF NWELi_US STEP 0.544 TRUNCATE 0.544* v/ X) n2 L. m
  PASD_FAR = PASD NOT NTAP_OS1 S" v- X/ |$ n/ H' l- ~5 P
  PASD_FAR_FILTER = SIZE PASD_FAR BY 30
9 L$ \* M8 V/ O3 V5 m  NTAP_NEAR = NTAP INTERACT PASD_FAR_FILTER
9 R% K5 h; @. o- b8 W3 f# f- }  // doing an more accurate sizing
& h7 L, D& U5 K, S- i2 U  NTAP_NEAR_OS = SIZE NTAP_NEAR BY 0.109 ]1 H, ?, R% j6 L3 N; }7 q
  NTAP_90_CORNER = INT NTAP_NEAR_OS < 0.06 ABUT==90 INTERSECTING ONLY REGION
, P+ u" Z. \8 ]# x  NTAP_OCT = NTAP_NEAR_OS NOT NTAP_90_CORNER
. w7 e( a5 l6 |  NTAP_135_CORNER = INT NTAP_OCT < 0.04 ABUT>134<136 INTERSECTING ONLY REGION
- C7 v4 c% [7 n$ p+ n  NTAP_HEX = NTAP_OCT NOT NTAP_135_CORNER3 l- O  l$ P3 u" ]
  // 30-0.10 = 29.94 ^% m, E; T& i+ j
  NTAP_HEX_OS = SIZE NTAP_HEX BY 29.9 INSIDE OF NWELi_US STEP 0.544 TRUNCATE 0.544
" L+ h# [3 F' D4 f/ X) o, c  PASD_FAR NOT NTAP_HEX_OS" b+ \- F9 F3 N
}5 A# z( Z. j. K# P9 \5 a* t
2.PMOS衬底要接VDD，请问要怎么接？
作者: ulf    時間: 2008-8-15 11:07 PM
這條是再說pick up不夠密集吧?
1 c6 C: d+ P. d因為rule規定30um之內要有一個pick up' i% j/ Z4 m4 U
PMOS的話 就是給個VDD的pick up吧?
7 u7 i5 u0 N0 G5 W" X2 E  a0 U" x0 K( E" {4 H
應該是這樣吧? 因為我也是剛接觸的新人
1 ~7 k+ `; ]- @6 V9 |! }請多指教 謝謝
+ t/ \% E- x# B  Z4 }
+ `( u7 d5 Z  G, z; F5 @7 D怎麼接..7 @  G+ g9 @9 |9 t# @+ D$ L' }
就作一個N+ OD 然後從VDD接電源上去給它
% C4 \* _) s" }' h& g7 C) o這樣就是PMOS的pick up了0 c5 S$ u3 ~+ ~$ u
" S# \0 B/ j( [1 f# u
[ 本帖最後由 ulf 於 2008-8-15 11:09 PM 編輯 ]
作者: 瓦片小屋    時間: 2008-9-6 12:07 PM
这个就是你的电源与地的衬底打的不过密集，与衬底连接的两个点相对于你报错的地方都超过了30um，所以才会报这样的错误。
作者: o_alice    時間: 2010-9-20 02:59 PM
多加点subtrate，这对layout是有好处的。
作者: linger809    時間: 2010-9-20 09:55 PM
这个问题指的是你的nwell pick up和pmos距离太远了，虽然pmos的衬底也是接到了vdd,但是由于距离6 A- q  @6 I3 O* ?
太远，衬底偏置效应就会很严重，所以报出来的结果是有LATCH UP风险，最远的pickup只能是30um,rule+ Q6 x3 d. x0 q* O
规定不能再比30大，>30　LATCH UP风险就会变的很大.同理nmos是一样的道理.
作者: motofatfat    時間: 2010-9-24 01:53 PM
PICK UP  指 BODY 那個 PIN 轉換成 LAYOUT
2 e3 e, a3 ?/ BPMOS ㄉ BODY 是 NWELL    用 N+OD 連接  即 NWELL 中 ㄉ N+OD
1 K$ |* G5 D8 {1 \& sNMOS ㄉ BODY 是 P-SUB     用 P+OD 連接  即 P-SUB 中ㄉ P+OD
作者: terriours    時間: 2011-2-15 05:52 PM
这条rule是为了防止latch-up的，意思是说你的nwell的偏执做的不够，应该在每30um的地方有这样一个nwell的偏执，只要在每30um的地方加一条nwell偏执就可以了。



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2