Chip123 科技應用創新平台
標題:
多執行緒技術在後45nm遭遇挑戰
[打印本頁]
作者:
masonchung
時間:
2008-8-17 11:49 AM
標題:
多執行緒技術在後45nm遭遇挑戰
EDA供應商們正相繼為其工具中新增多執行緒功能，以因應多核心IC設計方面的挑戰。然而，業界人士在日前於美國加州舉行的設計自動化會議(DAC)上提出了一個尖銳的問題：多執行緒技術真的是高效發揮多核心系統性能的最佳方法嗎？
; f6 ]9 @# L& q! H
2 i I: d3 R4 I* r% S) @, j M
“執行緒是死的。”Gary Smith EDA公司創始人兼首席分析師Gary Smith聲明，“它只是一種短期的解決方案，無法解決長期性的問題。”
- h3 h6 T, [# w
2 ^# r* |5 ?9 x5 i& z" h% q
- L6 S) P4 Y0 p
在45nm節點上，越來越多的設計已達到(甚至超過)1億閘的規模。這些設計超出了目前IC CAD工具的能力，迫使EDA供應商開發具有平行處理功能的產品。
3 B [, h( s# l7 D' X
6 Y3 y( {( w4 K; H6 ~
/ G& O1 o/ m7 w# z. \
至今，平行處理功能還一直依賴執行緒技術。然而，執行緒技術在使用達4個處理器的情況下就達到了極限，因此EDA供應商必須拿出新的方法來解決45nm設計所面臨的問題。
$ }/ `4 V- W2 }7 H# ~; h
5 d" k6 b8 U F, [( I% h
+ Z' q4 O" y! P: `+ w& j! U
“執行緒只能給你兩到三年的緩衝時間。”Smith表示，“基於庫或模型的平行技術是最佳的過渡辦法。”
" H5 `, C9 ]) o& ?6 C) D' a2 t0 |( I
0 v! e* k) j, y1 S i" n2 o- W8 d
3 _) ~$ j" a% w4 ~ b5 }
即使如此，參與DAC的EDA供應商們還是對未來的多執行緒技術描繪出一幅更為詳細的發展藍圖。
# J6 ?# o6 |$ W7 [+ P
5 [7 T) x$ F9 T! E; G: E
0 u% r# q$ j" s' j2 Y! ?" H6 w
“我們並未在時序分析領域中看到多執行緒技術的極限。”EDA新創企業Extreme DA公司行銷顧問Graham Bell表示，“我們發現3或4個處理執行緒還具有良好的擴展性。雖然在超過4個執行緒時會遇到困難，但我想問題不大。”
0 a3 k8 w, K1 b
1 ^/ ^: ?, ^" Y' e
* E0 E3 l3 N2 m6 s! ?% g/ k
透過Extreme DA公司的多執行緒靜態和統計時序分析器GoldTime，該公司開始採取一種基於ThreadWave(一種網表劃分演算法)的精細粒度多執行緒(FMT)技術。“由於運用了獨立架構，因此這種方法的記憶體佔位面積非常小。”Bell指出，“我們認為多執行緒技術的應用還未到盡頭。”
* S4 |1 \. S0 J, B; Z
$ s X+ ]' l- { V" Y# X
8 e0 Z" y0 Q1 f" x
對於採用精細粒度的平行設計應用來說，多執行緒是充分發揮多核心性能時最常用方法之一，法國模擬與驗證工程(EVE)公司CEO Luc Burgun表示。“另一方面，基於多執行緒的程式也可能很難除錯。”他介紹，“這是因為它們打破了軟體原有的執行順序特性，因而很容易導致不確定的行為，甚至產生許多令人頭疼的問題。”
6 a1 E9 W! U- f6 \
) i$ U f# ]; G9 ]) w% z0 W/ P
+ E9 K/ v) B% r
據Burgun介紹，多處理(multiprocess)技術仍然是最簡便、最安全的多核心開發方式。他希望業界的平行運算專家們能發起一些計畫，以共同推動多核心的編程。“從這個角度來看，Nvidia公司所開發的‘統一運算設備架構’(Cuda)看來似乎很有前景。”Burgun表示。
$ U _) ` ?: A+ C0 N8 Z
. U& |2 U( ]' B% Y' q% }
, N( g% k$ c# Z5 ?* T: z. D, h
Imperas公司總裁兼CEO Simon Davidmann表達了同樣的看法。“多執行緒並不是開發多核心資源的最佳方式，它在某些領域的表現還算不錯；”但他也指出，“只是就模擬領域而言，多執行緒技術仍有很多問題。”
: w% o* a6 Y6 [ p
- ?: t6 t! _( d$ O3 f- m' W
6 ^7 `6 |& }1 j2 b/ Q% k
多執行緒並不是Synopsys的唯一方法，該公司產品平台行銷資深總監Steve Smith表示。“每一種工具都有不同的演算法。在觀察每種工具時，我們都會詳細剖析產品，以瞭解採用多執行緒時的最大好處。”他指出，“多執行緒並非總能見效。如果不管用時，我們就必須進行劃分。”
! R: U8 _. B5 k( D! x- J! }
( | \- b9 u( p, t: n/ X' k
* p% i; T) A' G4 H! o! T9 @7 l+ [
Smith認為，隨著產業朝向8或16顆核心轉移，晶片製造商必須採用一種混合途徑。他建議共同採用多執行緒技術和劃分方法。
y: `0 p6 O9 i% {2 d
1 E- T6 n& B8 n1 e$ F0 y0 C# K
4 D1 f- D# H6 `! v% v
為了詳述其觀點，Smith引用了Synopsys在多執行緒方面的一系列多核心解決方案，特別是該公司的HSpice電路模擬器。“HSpice已受到我們的用戶普遍使用。如果用戶不想從頭開始學習使用某種工具，Hspice就是一個最好的典型工具。”
( q: e9 j3 u) i9 Q$ M
" d7 i- V# U `; \" u9 S7 D
0 ]/ }2 H r# c& G' @- O
Smith特別指出，HSpice多執行緒產品是分階段推出的。“去年，我們推出了模型評估多執行緒套件，它提供很好的加速功能。接著在今年3月，我們推出了HSpice多執行緒矩陣解算器。我們希望確保用戶不受影響，因此決定逐步發展多執行緒技術。”他表示。
# D7 B2 L) o2 N3 Y/ n
! a# u) L _* G" g
8 j- K. j o( O( `9 j/ f
此外，Smith接著表示，新思科技(Synopsys)現正投入研發的另一個趨勢是管線技術(pipelining)。該技術是一種企業級的行動，因為它需要更多IT的投入，以便把光學鄰近校正(OPC)和光罩數據準備等多重任務壓縮到單一管線中。
% O& [) ~3 ~7 V5 K ?
& s$ [# K/ X- F, i' P; Y" y& X
% H# f! f- B- J
Magma公司在去年發佈了多執行緒技術的替代方案，在其Quartz-DRC設計規則檢查器中使用了一種基於串流數據流程的架構。相較於Magma的數據流程架構，多執行緒技術提供的是較粗粒度的平行處理性能，Magma公司產品工程資深總監Thomas Kutzschebauch表示。
" c1 k. e- s8 a" O2 l
. m9 R7 y! v4 h" n# o6 _
* E: T5 L7 X. S+ C/ B: r% e) @. V
Magma的多核心策略專注於大規模的平行處理，Magma公司副總裁兼客製設計業務部門總經理Anirudh Devgan在一場有關‘以多核心處理器改造EDA工具’的DAC小組討論會上透露。
8 ?0 x. c( U% M, Q* l- ]/ u7 y
; i3 j. x) _& e+ X' B0 e
$ F# @$ r/ [; G
“4個CPU的裝置只是一種趨勢的開始，EDA軟體必須可在大型CPU(超過32顆核心)上執行。”他指出，“平行機制提供了重新定義EDA產能和價值的機會。但僅靠平行機制是不夠的，因為平行執行一個低效的演算法是對於硬體的一種浪費。”
# W0 ~/ w$ J6 x, a& B: P
( r+ `* v( ^5 I0 K3 w$ E. S) p u) B
7 y$ i" r- W' z1 S6 b' p) A
Devgan的結論是：EDA工具必須具備生產力、整合性和大規模的平行處理能力。
3 d$ H- j+ f$ N( p6 Q( M8 X7 u. g
/ f' q- A( P3 B) w" T- w
: Q4 t4 {7 r/ `* N# _, Y2 k
超越C語言
- D$ |) O' t) M0 @' x2 n
3 v4 ^, B9 H' }+ V( G" d6 W$ b
2 @- m7 e5 R8 r4 Z4 y
分析師Gary Smith在DAC中發表‘DAC趨勢和焦點’時，針對以C語言作為多核心編程的最極語言這一看法表示懷疑。他認為，找到一種全新的嵌入式軟體語言將是今年業界所面臨的十大重要議題之一，他並強調，這種平行語言最慢必須要在2015年以前就緒。
) B7 C- _4 _# |+ w) b
' @; t1 S$ ]5 ^! i7 E
8 O0 V2 Z/ b) I& y. P
包括Magma的Kutzschebauch、Extreme DA的Bell、Synopsys的Smith等EDA產業的高階主管們也同意這個觀點。“語言會隨著時間的推移而改變。”Synopsys公司副總裁兼解決方案部門總經理Joachim Kunkel表示，“我們將會看到新語言的出現，不過這還需要一段時間。”
0 W2 t0 E- c1 F# [8 R0 y
. {4 G7 I0 l# Z6 r* U* `$ }: C
& s8 L- q# N, g2 a9 W
與此同時，在軟體方面，改寫傳統程式碼是一個大問題，而為多核心平台編寫新程式碼也同樣的困難。儘管如此，Imperas公司的Davidmann堅持認為：“最大的挑戰並不在於編寫、修改或移植程式碼，而是驗證程式碼能否正確執行，以及在程式碼無法正常執行時能指出該如何修復。因平行處理而導致失敗的機率正呈指數級增加。”
" U: K) g( d X0 L! z
4 I; h# i7 g2 E7 E/ B
* W, `4 {8 s3 |# G Z) A+ q9 m
Davidmann指出，傳統上，軟體開發人員採用循序漸進的思維，現在這種思考方式必須要改變了。儘管軟體開發人員還需要付出更多努力，以及採用新工具來協助完成更多任務，但由於晶片設計團隊編寫平行HDL程式碼已經有20年的時間了，這種途徑應該是可行的。
3 Q' M6 Z' m8 x
. Y7 L& x# a+ n e" X4 f* r" g
# I# _6 q8 ^$ D& i/ x
功能驗證採用了單一處理器平台和序列程式碼，這意味著它可直接針對特定功能以執行實際的數據和測試，Davidmann表示：“在採用GNU計畫除錯器的範圍內，除錯可直接作為單一窗口。”
3 |; u6 N) p7 {+ W6 V2 I
f2 _) E6 r& z6 V) Q7 z) I
0 F: h7 Q6 r) U# ~" Q! c, ~1 x
“但在採用平行處理時，用以除錯的執行數據和指導測試無法提供足夠的程式碼覆蓋率，”他指出，“因此，我們需要新的除錯、驗證和分析工具來產生更高效率的軟體程式碼。”
( t+ }6 a$ |( P, I* ^
1 V( |# w1 ?% W" |! O
' E" n8 V) j+ m
據Davidmann透露，Imperas公司也發佈了一款可用於異質多核心平台的嵌入式軟體驗證、除錯和分析產品。“這些工具可協助軟體開發團隊在較短的時間內產生更優質的程式碼。”
) r+ D7 I4 P$ s
8 E( l0 }- p' o% _& t( {0 I; r
/ x Y: I6 v) Y$ p; V2 K+ N
為了簡化軟體開發過程與傳統程式碼，EVE公司的Burgun表示，用戶可在以該公司板級驗證產品ZeBu模擬的RTL設計上執行其軟體驗證，為硬體設計實現一個快速且週期精確的模型。
. c, E6 W4 i: _ @ h
% n$ z# O' @5 w6 D3 h
- C; c+ P8 @6 u- P* ` R* m% D
例如，一些EVE用戶可以在投片前六個月執行其韌體和軟體。他們也可以很早就開始為新的硬體檢查傳統程式碼的移植，並徹底追蹤至來源程式碼的缺陷問題，而無論它存在於軟體或硬體中。當工程樣品從代工廠返回時，估計約有99%的軟體已經過驗證，可以正常啟動與執行。
x0 a) \3 b( v) B4 b8 w2 p
% C1 w9 B+ }! g* G! Z+ {7 T' d
4 ]! L& O1 \" `, n/ A# H; m! |+ l
因此，“ZeBu可以減少重新投片的次數，並顯著縮短軟體的上市時間。”Burgun指出。
7 ?1 s+ @( ?* L0 e/ t
S5 ?7 f2 I+ U; p: _
]5 p' s" ?( }5 T+ ^( R' r, D
# K% g. b0 k, V. u9 b8 I
D0 o, E. } y4 r9 R4 R6 t* Q
作者: 蒲安妮
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2