Chip123 科技應用創新平台
標題:
請問在Layout如何數位與類比
[打印本頁]
作者:
likewind
時間:
2008-8-21 05:09 PM
標題:
請問在Layout如何數位與類比
請問一下各位大大...
% x! l; |" A7 t V0 }1 E: `
小弟想要學Layout
2 N6 K4 N7 k! U* @2 Z1 p; s: c; f
現在先從數位的畫法先學起，慢慢在學類比的畫法...
: |- ^5 V) x. X* d' E( Z
! \; X# K* F' D2 b6 d$ k
問題:
7 b+ a) W' p% y2 [+ L5 n
1.如何去分辨數位與類比?(在Layout上)
- j+ Q' v/ L3 E
2.數位與類比畫法的差異?
, Q; c+ U3 [$ l# H+ Z
3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
9 d8 Q: `7 w$ F+ h. D$ T0 C3 O
4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
0 |- L0 V& g; g9 c6 c7 T
拜託各位大大嚕...謝謝你們
作者:
小緯仔
時間:
2008-8-22 05:15 PM
電阻電容的layout方法
5 v0 K- E1 N3 q9 Y
( n$ w+ U: @% h' J+ s
在論壇應該可以找的到
4 [3 L5 K# ?/ V# v; g+ Y
http://www.chip123.com/phpBB/vie ... ighlight=%B9q%AA%FD
; {% Q* e9 B: O8 }
) H3 I2 |) T$ E% Z
我覺得要學好layout 對於製程要也一些觀念
. {9 l& _' m# {" C: n
3 T+ ?" g5 O6 x( H& \
這樣子才知道自己在lay什麼
( V1 J d. j5 ]4 Q3 m# V; X
3 j; Y7 A/ @! S- I
在製程上會有什麼影響，可以嘗試把一些簡單的layout
1 \3 H$ M* r6 c, a
& o x" {5 K8 {/ x9 {! P8 F! V
隨便劃一段，將他的橫截面畫出來
作者:
likewind
時間:
2008-8-24 04:57 PM
標題:
認同...
嗯嗯~我認同這位大大ㄉ說法
# ~) t$ ?% o: w$ J5 i, f4 c
製成觀念也是很重要滴...
- s. c9 y! n3 A1 a- f, i& V' S
課本上的截面圖...
+ T' s3 c3 }, e2 d% i" R
經過學校上課...小弟有點概念了~
5 N$ k5 s$ {) G) x( U0 ]! M. P9 j
謝謝你~
作者:
小緯仔
時間:
2008-8-25 02:56 PM
別那麼客氣啦！
! j8 m: v, p( H! P
( x( \$ K3 {! M& D* O
我現在也是學生
' q; ^' p3 |" C
; L7 U }( n t
或許只是比你早一些時間學到而已
, E" h$ q, h7 h, E, w& i/ a/ j
6 x: N) x: j, b* F: @, @5 E- Y/ o
有問題都可以在一起討論
作者:
sw5722
時間:
2008-8-29 04:23 PM
1 比較模糊的說法,類比的mos尺寸比數位大,比較準確的說法
. [. B |/ y2 O+ f, m/ M; P" Y
要問rd.
+ a$ t5 ? i3 Q' x
2 數位比較自由,mos要折就折要跨就跨,除非rd特別交待,不然
a$ h% _+ L& p4 O, y9 Y' R$ ~0 c w
就是越小越密越好,類比的話,比較龜毛,接線一定要metal,跨線
3 y( v- ^# J2 k! O8 x
也要講究,其實就是designer依據電路去主導layout
7 w+ P3 B! Z& l: n
3 每種製程都會給你一些參數,去計算,通常是多少面積有多少值
& J% x% M; J( e
我知道電阻有一個公式是這樣,R=(參數)＊L/W(是從R=q*L/A延
/ c; U r# q; h7 ^
伸ｑ是介質係數)．
+ e9 g% G }7 F/ x
４多看多問多畫,其實也沒啥難.
作者:
linger809
時間:
2008-8-31 01:36 AM
1.如何去分辨數位與類比?(在Layout上) 2.數位與類比畫法的差異?
: w, e ]" g n2 V/ h8 j! @
數位和類比只是概念上的叫法.所謂數字就是只運算出結果0,1的電路再加上時序,構成控制和運算電路.而類比的輸出結果是和time,input-swing,phase,有直接的關係,輸出是綫性變化的.類比中也有數位的divider,pll中的pfd等都是數位的.只是在layout時我們對數位的比較不關心,可以放在一堆就好了,而類比的我們要把foudry生産的誤差考慮進去,比如說橫向縱向的梯度要考慮,要將誤差减小到最小就要匹配好divice,比如difference input的對管一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者 abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好
$ [) s7 M. ?2 P O; s+ x; p* i
8 h( q/ U% B4 f' W, G
3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
* l' A9 E3 H0 I* k
一般layout時,virtuoso可以直接用xl把device從pdk中調進來,如果你用laker的也是可以根據你電路的標值從pdk中掉進來.至于計算方式foundry針對每個工藝都有它的計算方式,電阻一般是r=rs*l/w (rs是方塊電阻),有時把端頭電阻也計算進去(如rhpoly沒有rpo的部分(tsmc叫rpo,smic叫sab),lvs文件也有寫怎麽計算.有時也把工藝的偏差都計算了,不過這個不用你關心,foundry已經幫妳考慮了.
. b4 c/ E/ f) J6 X
4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
, ~# v- D# ?7 x( Q& m4 e5 Z
多動手layout,多看design rule,多layout大模塊
ll,ad/da,以及拼接總圖,esd環路layout,tapeout后查看問題等
; m3 y* `+ f4 V9 K0 g% p
# ^' w2 b2 x5 S/ x
希望對你有點幫助
作者:
CM168899
時間:
2008-9-1 11:21 AM
上面的大大說的很好
" D, n+ }+ G2 E! B6 D
我覺得多做自然會有經驗累積
; ]& Q4 s8 _4 x: B3 H
會越來越有sense
作者:
ker
時間:
2008-10-1 12:11 AM
一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者 abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好
( R& \8 I/ V) k* B
! p& ~+ ?4 {/ a8 ]" x8 N
第一個問題
; p6 U* @: S' B/ l& |" }
想請問一下上述的原因
* x, ^; h$ H: N$ D, v$ b3 }
第二問題
7 C" C( F9 q6 @2 y- u& x
因為剛學LAYOUT 幾乎都會加上dummy 是所有情況都加上dummy比較好，還是以abba排列不加dummy會比加還好
9 b; o/ [6 W+ w9 h. Q9 W4 ~
7 J* ^0 ?/ d4 h
請指教 謝謝
作者:
Avril
時間:
2008-10-1 11:04 AM
abba排列不加dummy會比加還好
9 V0 i6 N( B G5 L: p% L) C _5 E+ k' K
# c" x0 @' V4 R: g$ Z. a6 L$ t
這句話應該有待商榷吧
7 j3 a E- j8 B N$ x' \- [/ t
如果挑剔一點, ab device尚未maching
+ {0 I a; \$ f! N# J
若dabbad, 會比較好點吧,
6 m; w( L/ D. D1 T
: s: q( ~4 \5 E2 f1 c) P
每家公司都不同, 討論討論囉
作者:
angala
時間:
2009-3-5 03:54 AM
通常類比電路會加上guarding,數位電路就不會考慮了^^
作者:
pkjordan
時間:
2009-4-23 02:19 PM
數位應該就是是傳送簡單的0 1 訊號
' m# y5 k5 I" ~8 |/ j" B' }
在layout大概只要線跑的過就ok
8 Q# m+ `+ ?7 F9 g) h9 c
除非一些叫髒的clock訊號要特別注意
* J2 q! q: G, L2 E
3 D( }' v. M6 h7 k$ e. {% D
類比訊號就會比較雜亂 (高頻 電流量 等等)
$ M# g8 P! R' G% O8 A. n4 R ~
所以在layout上要特別注意到跑線問題 couple 干擾 是否要加shielding等等問題 比較需要經驗累積
作者:
clarkhuang
時間:
2009-4-23 10:13 PM
問題:
G; S) s1 u$ U8 ?: Q- {& k) [
1.如何去分辨數位與類比?(在Layout上)
& @' b) n: A! A) ?
應該是以電路圖為依據......我猜的(類比會有清楚的被動元件)
& a# v0 [! u! Z2 N# T/ c* _
2.數位與類比畫法的差異?
+ c: F2 j5 k0 L8 S
如上面有大大提過 加NRG或是PRG 這些都是類比 必要的
; U( y% h, ]1 J V2 g4 n
數位求面積最小化
/ D( r9 B. D1 a' z1 [& }
類比講究對稱 匹配 電氣特性 為考量
+ J( B& X' k5 v0 I; F( F1 F
如有不對請指正
作者:
ecalfs
時間:
2009-5-1 02:38 PM
類比layout考量較多元, 需累積很多經驗
# t1 d+ ?; r( p
必須要更了解電路特性, 一般需要求designer提供layout gideline
% q6 g6 t( V. [: Q% s" W7 Z
否則容易有問題
作者:
BOGY
時間:
2009-5-4 09:08 PM
在晶片佈局(Layout)考量方面，類比(analog)部分與數位(digital)部分所考慮的方向不同，所以對於在佈局時，方法也有所不同；數位電路最主要考慮的是面積的考量，故通常都先製作單位元件，將VDD與GND的高度固定，每個單位元件都以此高度來佈局，不用考慮noise及match之問題，其最大原因為數位電路的noise margin約為 ，所以雜訊免疫能力很高，而元件之間的對稱問題，也不用考慮，
( b! r v. w% n/ g
0 N Q5 v& j& Y. b
但在類比電路佈局中，對於對稱MOS必須盡可能的match，使MOS可以同時受到雜訊的影響，讓雜訊變為共模訊號，則在OPA不會被放大，進而不影響訊號的正確性，如Amplifier中的input端。一般的方法是使用common centroid來達到目的，在MOS兩旁加dummy可以防止周邊元件對其他MOS的誤差所產生的影響。而在MOS的周圍加上一圈guard ring，可以盡量減少雜訊對於MOS的影響，以達到保護電路的效果。
- d% b4 {$ b) [: K1 N2 u) r
0 K4 T7 K S {2 ]9 X+ b. N, x$ r
在Layout電路的元件擺放位置，需要讓MOS與MOS之間的間距為minimize，且MOS之間的連線路徑盡可能成為最短路徑，使得線路上的寄生電容與寄生電阻盡量減小，則產生的效應對電路的影響可降至最低。
0 w3 b9 _; e$ |& l( P
Power lines的考量可以從多方面切入。例如在VDD與GND的連線路徑上，因為連線路徑必須承受電路整體的電流，使得我們必須加粗連線路徑，以提升路徑上可承受電流的程度，避免連線路徑因電流過大，導致大電流而燒斷連線，形成斷路。從另一方面考量，因為我們加粗Power lines，使得路徑上的寄生電容變大，當power line有雜訊時，可以透過此寄生電容達到減少雜訊對於電路的影響。
0 ~- |* B8 x# m2 i I. g
& N' m: @* s) s" ~; F, [6 s
其實講了那麼多，還是要多多練習如何編排MOS元件的擺放方式。還有就是設計電路方面自己也要懂一些，才知道為什麼電路要這樣子設計，這麼一來對於電路的了解也會更為精確、也可以考慮到更多的效應。
作者:
seuzhn
時間:
2009-6-3 10:36 AM
类比的尺寸比较大
G+ `% m! R) P4 e2 K1 }
而数位一般是最小尺寸
$ Y$ T4 U; E H# v; f
这个方法比较简单可以分辨出2中的不同
- D1 o! D. F1 [! f* Q
很多的东西都很难一言蔽之，要在联系中体会
作者:
lin.weite
時間:
2009-6-11 12:51 AM
1.如何去分辨數位與類比?(在Layout上)
5 X, D1 H7 [/ W+ d* ?: ]
, k( Q2 m- D4 H, M; a# q7 U9 U
RD設計出來的電路是Digital,就是Dgital Layout
R; U( X6 Q6 |
RD設計出來的電路是Analog,就是Analog Layout
8 W9 v7 q" r3 g5 J0 r" Q* n
在Layout上沒有很明確的去區分
. ]# A* N' ^# h3 F
在製程上倒是會有所區別
/ q+ J0 [) h M# _9 \% @
一般常用的製程有
8 i$ B; k+ K; M6 d2 o
CMOS製程(有純Digital,有Mix Mode)
& W# w2 P% @5 N
Biolar製程,Bicmos製程,BCD製程....
' L% d B; [4 [9 v% A6 e
就看RD設計時所需要的元件,工作電壓...去選擇囉!!
9 v) v/ \8 y: O. F, g# A
, e* A7 H- z0 U
2.數位與類比畫法的差異?
! e% m. y2 q0 Q4 r& i2 L7 {, |; x& ]
% w+ e) z8 i+ I S- I1 l, U
Desing Rule是固定的,很少會因Digital或Analog而變
2 c( d O2 b$ d
要說Digital與Analog的畫法差異
9 N( A$ ^/ n, n9 C
應該說是在Lay Analog要注意的地方會比在Lay Digital時要多
; `1 [0 Y% d8 k0 A0 V ~' C
通常Lay Digital只要符合Design Rule就可以
# Z9 r' M- s" f( F a
但Lay Analog時有些原件的擺放方式就要注意囉!!
r: h' h% u& J' m5 }) H
8 U0 ?! y9 u; u! M' b, o
3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
2 z! ?7 w: e* N+ A5 q
% O' U! P* Q8 I4 F7 p9 Z
電容,電阻的產生,取決於你使用那種製程
/ r' r' W: A% [& g4 M# x- [- \
電容一般常用的有Mos Cap,Poly1-Poly2 Cap
6 ]5 `% E, p' ?; P- j, w9 U
電容值算法,一般FAB廠會告訴你每um平方有多少pF
1 d' H9 ]4 a/ r& C
每家FAB的Oxide厚度不同,所以電容值也不同
[9 M, M( F! ]/ e, |- \/ G
電阻一般常用的Well,P+,N+,Poly,Poly2都有
4 _5 F3 s% q, I
阻值每家FAB也都不一樣
7 P3 c u+ v9 d- a2 Z1 r9 e- u7 x+ ?
+ b+ C- E! r3 E
4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
& {* `% O; I& f8 p
/ O5 p" s, y' ]# ?+ f8 W! K# ` L
多拆幾顆IC,看看別人怎麼Lay,以及為什麼要這樣Lay!
- K$ v: w. o# e) ^: [% `9 X
應該能多少有些收獲吧!!
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
ll,ad/da,以及拼接總圖,esd環路layout,tapeout后查看問題等; m3 y* `+ f4 V9 K0 g% p