Chip123 科技應用創新平台
標題:
pipeline adc 的dnl及掉code問題
[打印本頁]
作者:
skyblue
時間:
2008-8-22 05:38 PM
標題:
pipeline adc 的dnl及掉code問題
12bit 54Mhz pipeline adc
% F4 ^$ S! q- G
11個STAGE
0 o) F! v! b; h9 p. C" i& E8 D; K
.18 3.3V
! W y! m/ U8 N9 |# D+ T
# C' H* U- M* `
vin= + - 0.8v
4 ^8 W1 h2 s3 a; o. G! `4 |/ J g
0 V) \) @$ E. O4 Y9 k/ S9 A
1LSB= 1.6 / 2^11
( I# p4 S9 D* Y5 L! c" b
0.5LSB=0.39mv
. j3 r& ]" ]2 Y- R$ b y& ?
我使用fully的op ，cmfb的電路是電容架構不連續式的電路 ， 而 mdac是用s/h的方式
9 M3 U/ r3 l+ s4 b5 c" h w
模擬 tt corner可以把單級DNL誤差小於0.5，而整級的誤差也在 1LSB以內沒有掉CODE的現象
# ]# H: }# x0 b1 ~. o/ Q9 A
可是在FF及SS就會發生很嚴重的誤差
; V) E; r# J1 F$ e6 {
想請問各為有沒有什麼方式可以縮小DNL的誤差
* |; @2 F' M8 P5 y
1 \; E# ^3 t5 |1 Y5 y( o
我有去確認 OP的電流夠大也夠快
, D, C1 b$ v' p
開關的方式是用 TG當開關
' z! n) M. ?+ e' ?# a% p) }5 p
我微調的方法是調電容的大小以及開關的的W
( }, \. k, l: ?$ G/ {4 [% J
但好像都沒有很明顯的降低DNL
6 m' o8 X0 I( z
且感覺並不是一直去調OP的輸出電流就能改善DNL
1 b$ @2 N3 c, M% b2 T8 A
也無法由調大 C的大小來減小DNL
# R7 A+ }- R/ u2 b
似乎並沒有一定的調大C或把C調小就能明顯的改善DNL
A& S( T& g! Q0 d' y" N. T
不知道這一方面該怎麼去解決
作者:
monkeybad
時間:
2008-8-26 12:44 AM
TT沒有問題 跑FF SS有問題 那就表示OP設計的時候size沒有調好吧 沒有辦法cover到全部的範圍
$ r( k5 I" W0 m8 a
檢查一下看看是不是有MOS跑到linear region去了
5 b% j+ Z: @" t3 P; {
還有OP偏壓電路有一起模擬嗎 OP偏壓電路也是要檢查看看
6 S9 K+ m* [# [$ e+ q; u
一般在設計的時候 跑單級模擬 OP transient response在各個corner都要能settle到0.5LSB
, B2 U# V( u ]* t }1 a7 u
比較保險
作者:
yoyo0204
時間:
2008-9-3 03:31 PM
1.可能是寄生電容讓MDAC的gain error過大
9 L4 E) ~: \' K, A0 X0 T& c% ?
2.有可能comparator 出錯
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2