Chip123 科技應用創新平台

標題: 模擬OP,Phase Margin不同?? [打印本頁]
作者: andywu    時間: 2008-8-27 09:43 PM
標題: 模擬OP,Phase Margin不同??
我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS
& ~+ H$ K3 F# y& @3 c# K8 b1 ~' F7 Y( c. r8 ?5 [; F7 n3 U( u- M8 W/ y1 b* ?
我兩端的DC LEVEL大約是1.2V
- z6 r7 G: }8 z, m0 B1 H! }4 U; i9 c0 n! r7 l, m" i# R
所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度
: C6 S/ f+ b4 K1 \' f' ~& d
; w& I4 m- ^" X# K我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V9 t" A" J3 ?9 o! Y; ~) [
7 {; {8 X4 r% x1 q0 T
EX:
: R2 E8 N1 q9 _, X7 |- C4 V$ c2 E7 {) @; N6 h
VP  P 0 DC 1.2
, ~) V+ Z9 H+ GVN  N 0 DC 1.2 AC 1: Z" s7 Z$ d& M# t9 c' S, L; O: a: o  A

+ y0 x/ j+ J% ?$ z$ X% t8 L8 i% U.
- ?. |% S! [% }8 l6 a- y( K, j.
5 s7 _4 z* C' w8 d1 g" _- e.
3 ]- }+ {# c/ p2 N當然最後是看vdb(out)和 vp(out), `: G* L% M0 r9 {3 l
: J' X; `$ l  a9 G! q2 U. F
但為什麼寫成這兩種方式,phase會不太一樣呢?
$ Y$ H) q% k* I3 s) f$ v4 f# x, @# E5 w" V, _
方式1:
  a/ }1 p& F6 AVP  P 0 DC 1.2
+ y1 l7 A8 c" pVN  N 0 DC 1.2 AC 1; d$ f' n6 b7 r+ k+ O9 w. A
( n; n2 ~/ m6 }9 u( Z& }. x
方式2:
; `3 ^" V$ q. `! o* qVP  P 0 DC 1.2 AC 1: C2 `- L, w! c3 s. B- @
VN  N 0 DC 1.2
0 E. D% s' M+ a5 u- d, Z' l
# l  L8 `  w9 |' z: c4 R方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
. s! g3 z+ ?) q4 J, K方式2,出來的PHASE是180往下掉,直接看0 db的度數
  y9 S6 @3 e; ?
8 O4 E  X+ e! N! Q! j' S理論上兩個從0db對到的phase應該要一樣吧
; Y- b! Y6 n- a( N+ g6 t
) v( Z- }& N$ O8 R可是我用方式1:是-119度,所以加上180是61度
, F9 p# j! x( S$ Z$ f      用方式2:直接看0db對到的度是73度
0 Y% _, H: b: y. g+ {: M
7 ^* A# |1 u; M" U應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?$ R" N5 ]& Z) j1 N3 j

) B" N! P' G( L1 I* C+ ^
作者: seanyang1337    時間: 2008-8-28 09:33 AM
Hello,2 p$ I2 f9 o) `- |+ ?, {( i1 ~" n
基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
/ ^8 m9 }. g- j( m5 p! r1 W那表示你的正反顛倒啦.
作者: zy21    時間: 2008-8-28 09:45 AM
理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
1 p( L& S/ Q/ g- v請先檢查一下OP的直流工作點是否得到正確設置？
作者: andywu    時間: 2008-8-28 09:56 AM
理想phase是不是60度最好?5 j* r5 S3 y  [% I2 X* L2 j
phase太低電路會不穩定  f! k0 R' T& }: p+ H. o
太高的話有沒有什麼缺點呢?(ex:70~80)
1 o3 p% Y0 {9 d$ q0 c& z) T
作者: zy21    時間: 2008-8-28 10:04 AM
還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？+ Y( o  _7 U: K. r$ C
另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
& g; ?6 l4 P2 C0 o' N還是建議檢查一下所搭建的電路。
作者: zy21    時間: 2008-8-28 10:17 AM
原帖由 andywu 於 2008-8-28 09:56 AM 發表
+ B9 F9 M5 l% O9 Y理想phase是不是60度最好?
; z9 e$ k; Y- t, Z4 D7 `phase太低電路會不穩定5 ]9 Y3 r8 w8 R4 S' ?' t3 J( h, `
太高的話有沒有什麼缺點呢?(ex:70~80)/ \; b& f7 J$ e; Y& \5 ~

8 V% p1 P5 Q" Q: Y( w. b% \5 f" w) H4 ~9 l
現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。3 {& n& l, X% \' i  `1 l7 a* M7 J
PM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。! t" j6 M% O- k* t
對于這點我理解不深，還請大大們能來指點一下。
作者: chenwhae    時間: 2008-8-28 11:05 AM
標題: OP
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差
作者: andywu    時間: 2008-8-28 11:39 AM
原帖由 chenwhae 於 2008-8-28 11:05 AM 發表 8 J# s2 Y/ x0 L) S- V3 x
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差
% f' x" A  [5 k- E. I
3 K' P/ D' q# E9 |3 b# R8 ~
大大,我這個例子是open loop的方式來看輸出,也會不同
作者: andywu    時間: 2008-8-28 12:31 PM
原帖由 zy21 於 2008-8-28 10:04 AM 發表 ) \7 g* m  S$ P" m
還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
, Z$ e3 }% ^$ a! s  o另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

& O& E. I/ K1 e5 M7 n; X. W# L  R8 g6 e+ ?( k2 H8 o
大大,沒錯,我描述顛倒了3 T* e/ ^: S9 ~7 y2 f3 X; B9 l
通常模擬AC特性,AC訊號是加在回授那端嗎?
作者: semico_ljj    時間: 2008-10-29 09:18 PM
觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2