Chip123 科技應用創新平台

標題: 模擬OP,Phase Margin不同?? [打印本頁]
作者: andywu    時間: 2008-8-27 09:43 PM
標題: 模擬OP,Phase Margin不同??
我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS/ q9 j! K* _+ J5 c& n2 f  `( W: R4 |5 m

8 A7 C. ^% A3 m- _我兩端的DC LEVEL大約是1.2V
- m. _  \7 d4 a/ [+ X
2 |' z7 o- z  d2 d所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度' `1 v+ F- X$ m$ V
, r# K$ R. T. o5 `0 o# ?% a- [
我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V6 w4 h" X/ P5 I/ C# s: A  j

! A. |2 n- C6 f  b$ CEX:
5 `0 t- g  W& l3 c; U) `- q4 w, k8 |% \# p& A$ X- d+ @
VP  P 0 DC 1.2" Z' a- k2 M" L* m4 R/ p
VN  N 0 DC 1.2 AC 1- t4 d% v: l, K

5 N( P5 v3 a: ^7 |7 L." K8 h( T* D5 v4 u% ?1 f$ j5 w
.
' K. }% G; B6 K6 A( y0 K3 x' I1 K.
' t4 e& O* S: |0 p' M" I1 u  e當然最後是看vdb(out)和 vp(out)
' X& T' V+ Y. I5 e" Y# O6 g
( C) ?: m8 J( D但為什麼寫成這兩種方式,phase會不太一樣呢?
/ Q% ~* m- Z7 ]: T4 @, v2 k9 |# m, @; I
方式1:
5 z6 A7 f1 }1 RVP  P 0 DC 1.2& f& C7 u$ Q" z5 o1 r# Z
VN  N 0 DC 1.2 AC 1
( r0 S0 K& {5 y: p% w
6 S: ^2 s$ f" z' D& d% I. S方式2:* h. [3 L# @2 K! u% v
VP  P 0 DC 1.2 AC 1
$ M& A6 u, Y! \7 ]( U7 `- d; {" DVN  N 0 DC 1.2
7 V. O( P2 _6 d+ k  k
7 v0 ~1 ^: }- o* }) l方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
* `7 i  ]% b$ h方式2,出來的PHASE是180往下掉,直接看0 db的度數  O6 f' i2 D' y
3 ~% E) C5 o( {8 S6 Z; B
理論上兩個從0db對到的phase應該要一樣吧" d" h  D4 @" D8 s7 j  h3 Q2 ^

- n1 t- i8 n2 d4 n% A! B可是我用方式1:是-119度,所以加上180是61度
) U6 A  O0 A! ~: o& `5 I* I      用方式2:直接看0db對到的度是73度
5 a3 U# @& @9 P: U! l0 g: Q
* d7 o1 u! ?. i$ R/ P2 J應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?
/ l  ]! X5 `+ Z
2 F0 m/ [. t4 F: h" G: k
作者: seanyang1337    時間: 2008-8-28 09:33 AM
Hello,
; x0 b) |/ o. E/ N  z2 E基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
! Q' U, I- p; D8 ?3 y8 l那表示你的正反顛倒啦.
作者: zy21    時間: 2008-8-28 09:45 AM
理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。8 y2 Q6 B6 y# g( t
請先檢查一下OP的直流工作點是否得到正確設置？
作者: andywu    時間: 2008-8-28 09:56 AM
理想phase是不是60度最好?
* k0 K% p0 P2 C" G' @1 {phase太低電路會不穩定
9 _( ~5 j' s9 N1 `太高的話有沒有什麼缺點呢?(ex:70~80)( j$ E: e) [6 B+ r6 f
作者: zy21    時間: 2008-8-28 10:04 AM
還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
( o2 R9 \& m3 J; g另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。& c% ^% j3 f# }8 g) u
還是建議檢查一下所搭建的電路。
作者: zy21    時間: 2008-8-28 10:17 AM
原帖由 andywu 於 2008-8-28 09:56 AM 發表
+ |* x7 b$ F" I/ ^7 S& r! V, x. Q) j8 J理想phase是不是60度最好?) j' L; z" E$ e, ]  s5 l
phase太低電路會不穩定
4 N: m6 s9 o" K7 V' P. c2 _太高的話有沒有什麼缺點呢?(ex:70~80)# u" \% H& t5 W6 h2 [) K

1 _2 t7 c7 L7 `
4 I! F8 B/ M/ ?! H2 i" |6 ^, a現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
$ I- H5 S% t) J* m7 Y7 ]PM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。/ |. _, O% `" i- H* M/ u7 X5 M
對于這點我理解不深，還請大大們能來指點一下。
作者: chenwhae    時間: 2008-8-28 11:05 AM
標題: OP
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差
作者: andywu    時間: 2008-8-28 11:39 AM
原帖由 chenwhae 於 2008-8-28 11:05 AM 發表 8 s3 c  `/ z; f' f. ^( t- j
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

2 t9 z, ]" W  x  D+ P
$ _1 D6 a4 ~' M6 o/ D) X+ M大大,我這個例子是open loop的方式來看輸出,也會不同
作者: andywu    時間: 2008-8-28 12:31 PM
原帖由 zy21 於 2008-8-28 10:04 AM 發表
3 I9 o0 m. d, d8 F9 j6 t還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？/ s! h5 A& D1 J- h  \; h8 C9 C5 }6 t
另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...
$ _$ N0 g; }" |( k& t

# m" h4 g# `8 [0 `8 y/ ?" H大大,沒錯,我描述顛倒了) s, k1 S- o& G2 b' s" y4 X3 H
通常模擬AC特性,AC訊號是加在回授那端嗎?
作者: semico_ljj    時間: 2008-10-29 09:18 PM
觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2