Chip123 科技應用創新平台
標題:
新書上市：《訊號完整性工程師指南》摒除訊號完整性問題
[打印本頁]
作者:
chip123
時間:
2008-9-30 01:54 PM
標題:
新書上市：《訊號完整性工程師指南》摒除訊號完整性問題
《訊號完整性工程師指南》 說明模擬、測試與量測的關鍵技術與概念
; T; [. b+ k; y+ {) R
[attach]5242[/attach] [attach]5243[/attach]
0 n5 T- M8 {* q& e; ]
6 ~! f( o* W0 [# u& c
2008年9月30日，台北訊－全球測試、測量與監控儀器的領導廠商 Tektronix宣佈，由該公司員工 Dave Ireland 與他人合著、針對訊號完整性而撰寫的新書《訊號完整性工程師指南：即時測試與量測及設計模擬 (A Signal Integrity Engineer’s Companion: Real-time test and measurement and design simulation) 》 甫上市。此書由出版商 Prentice Hall 發行，已可從網路書店購得。
5 Q( s1 l) h6 D0 @8 Z
3 K/ O7 [- G: q# N8 n
《訊號完整性工程師指南》內容涵蓋從可行性到驗證、從模擬到測試的產品生命週期，為現代高速數位設計的訊號完整性測試與量測，提供實用的指南，包括從開始到結束的詳細案例研究，可指導工程師徹底解決常遇到的設計難題。本書內容涵蓋從規格到後續模擬的嵌入式系統設計，用簡單易懂的圖解說明關鍵技術與概念，並針對所有電氣工程師、訊號完整性工程師和晶片設計工程師，說明如何利用即時測試與量測儀器及技術，以滿足日益嚴苛的互通性與相容性需求。
' S+ }$ I* a- i0 D# E$ v6 `
/ V1 p1 b6 |. I
「訊號完整性工程是一個相對較新的電子工程支系，大部分和類比因素相關，這些類比因素會影響現代高速數位系統的效能與可靠性。」作者 Dave Ireland 表示，「特別是應用到現代通訊與電腦系統中的高速串列匯流排時，對於整體設計的可靠性和與演進中匯流排標準的相容性，訊號準確度的問題扮演了關鍵角色。」
5 `8 g, L' h6 W
" l- c% b, G7 w8 i
Tektronix 全球銷售、服務與行銷副總裁 Martyn Etherington 表示：「高速訊號為設計工程師帶來了許多挑戰。這本新書為工程師提供了詳盡、權威而實用的指南，以進行高速數位設計的現代訊號完整性測試與量測。本書必定會成為全球學生與工程師的標準參考書。」
( T; a6 j6 O. w
6 ]' X3 q& Q Z8 B% U" \
本書作者除了Dave Ireland，還包括 Geoff Lawday (英國白金漢郡新大學的 Tektronix 量測教授) 和 Greg Edlund (IBM 全球工程設計解決方案部門的高級工程師)。前言是由IET 工程與技術期刊的電子編輯Chris Edwards 撰寫。
' p4 ?9 _0 A6 p: e' ~6 u
( G A8 \2 E6 K* }# G8 t
《訊號完整性工程師指南》可至 Amazon.com、Borders.com 和其他主要的網路書店購得。
作者:
npicorange
時間:
2008-10-2 11:27 PM
這本書還這麼新
- X- f) o: [: i. k
中譯本不知道要多久才會上市
; z6 A, H9 P% ~+ [0 H( \
(說不定也不會有中文版....)
# d! T0 l; b) T9 ~5 y
; o/ _. k! x9 t7 }) X
而且非相關經歷的人
% K" q1 t9 T2 H, N1 k$ B" S
翻譯出來的東西鷹該會非常的詭異
作者:
heavy91
時間:
2010-10-20 07:33 AM
標題:
運用SPICE模擬工具 友晶 克服高速訊號電路完整性難題
■魏淑婷（友晶科技資深技術總監）■
4 ]* J0 W, n& p- {) O( S& Q* X V8 N
% Z2 O8 e, ^' Y2 M! b
目前全球對於10Gbps速度以上的PCB設計，由於涉及許多高速電路分析理論，大都還是由歐美大廠主導設計，亞洲公司尚未有完整實力與歐美對手在此利基型市場競爭。友晶研發團隊運用SPICE等模擬工具，可解決高速訊號電路的訊號完整性問題。
2 J# N" x( c0 x- o6 C
0 s w( G5 j& L
在高速40奈米以下的FPGA系統設計上，研發人員需要克服關鍵挑戰，運用包含SPICE在內的多種模擬工具，解決高速訊號電路面臨的訊號完整性問題。
# R$ j. a% p/ A! T5 W
' N9 ]. E* ~2 U0 {
通過對具體問題進行分析，來優化零配件選擇和設計折衷，如層疊結構、介電材料、訊號線拓樸結構、線長、線寬和阻抗匹配元件等，並根據模擬結果對設計進行調整，以便在設計階段解決大多數的訊號完整性問題。
2 l0 ^5 [2 U/ M) b! X
0 D2 T7 W7 d/ H3 {/ I
為達成10Gbps以上的接頭傳輸，基板層中的介電材料產生的傳輸損耗現象必需被考慮，因此我們透過SPICE模擬來驗證板材對損耗的影響。
: i' l% n. k& S- ?, L- Q: Z
7 F# U9 M) [1 m/ ]( s) o
過孔損耗每個過孔獨特的特性，包括襯墊的大小和形狀、過孔長度（通孔或盲埋孔）、過孔中不作訊號傳輸的部分（Stub）、以及連接導線所在的層數等，都會影響損耗。
作者:
heavy91
時間:
2010-10-20 07:33 AM
降低過孔所造成的損耗包括:在內層不使用襯墊（pad），並使用較大的抵抗襯墊（Anti-pad），以降低寄生電容效應；傳輸線佈線在外層（top/bottom layer），否則使用盲埋孔或背面鑽孔（backdrill）減少不作訊號傳輸的部分（Stub），以降低訊號反射；增加GND return via以保持傳輸線過孔換層走線時，其迴流路徑能夠連續。
% U; I% Z: ?5 x2 R' D; m( X
0 n5 t7 `- X! {( V7 \ h9 R5 D( D
SMT器件焊墊的損耗FPGA Multi-Gigabit 收發器設計中最常見的元件是DC blocking 電容、高速接頭和PCI Express邊緣連接器，當差分訊號走線進入以上元件的SMT焊墊時，由於SMT焊墊的銅箔寬度會較差分訊號走線寬度大，線寬的差異造成阻抗的不同，較窄的走線寬度，其阻抗值較高，而較寬的SMT焊墊其阻抗值較低。
( }+ [9 e( {# j. j9 }
/ t1 v# _% n* b" D* }6 p
為使阻抗匹配，必須想其他辦法來提高經過SMT焊墊時的阻抗，使其與走線阻抗相同。影響阻抗的因素，除線寬外還有走線層與大銅面參考層的距離、介電層介電常數和走線層銅箔厚度。一旦PCB疊構決定後，只有改變走線層與大銅面參考層的距離。
2 a. v. Z8 f$ ~1 G6 h, B
) F% f O4 O4 j3 @7 r# _
友晶科技研發團隊想辦法讓走線層參考到第二近的大銅面層，彷佛增加走線層與大銅面層的介電層厚度，而使得阻抗上升，因此可以在SMT焊墊下的第一層大銅面挖掉，來增加阻抗，最後達到與走線的阻抗相匹配。
6 |' u. i6 a1 y' j
9 {& n7 x- }5 z0 a/ ^! X4 P
以上多種PCB結構都能幫助實現高速串列數據傳輸，要正確實現，可透過模型的建立與模擬分析來掌控損耗對訊號完整性的影響。
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
