Chip123 科技應用創新平台
標題:
使用自由軟體建構邏輯設計的驗證平台 -- TRUSS
[打印本頁]
作者:
yslee925
時間:
2008-9-30 11:09 PM
標題:
使用自由軟體建構邏輯設計的驗證平台 -- TRUSS
2007年底，我加入一間美商 start-up ，
/ [. Q/ T& _4 e9 }
他們用 vera 來驗證他們的邏輯設計。
/ X/ S, U9 T. x$ p/ N
我的任務是 video engine 的 design change,
2 P7 _% j0 |1 w$ w0 q
由於沒有人和我交接(前一位負責的工程師在我加入前便離開了)，
! b! v5 X7 w Y1 u1 q% v* d5 t
我只能祈禱我所做的修改不要把原來 OK 的功能改壞了，
/ K! u" y- J9 |3 O# s, o
這時前人留下的 vera pattern 發揮了驚人的把關能力，
$ H8 x5 R* O, J& c1 W( i% h3 ]* z
讓我以前錯誤的觀念 (design 重於 verification) 徹底改變。
& \. C5 z4 g2 J
& A4 d7 V( I$ b- L3 ?1 ^
雖然不久之後我也離開了，
; c; f2 S- {0 E6 @, b0 `
新東家用的是 cadence ncsim，
b9 e' c0 P% X. r) n
verification 的方法是用 verilog implement monitor, checker, bfm, ... etc.
; B( ~8 o# |4 R" f1 Q
但畢竟這和以前用過的 vera 不可同日而語，
6 |/ i v! r, Z" U* M
於是興起了一個念頭：尋找可用於 cadence ncsim 的驗證環境
. v/ o: V5 [( H" y9 Q" C
" [, U; [: E1 ^% p9 {4 l
我找到了
TRUSS
，[size=100%]它定義了一套完整的邏輯驗證架構，
: X6 c% L) l7 |+ ?& R
透過 PLI/VPI ，它可以使用 C/C++ 建構驗證程序，
3 Z* q6 s3 J" e) [3 k* ]: G, f1 P! e6 ]
以驗證使用 Verilog 製作的設計；
4 K5 [# n3 v7 A( { m# y' r
並且它是開放源碼的自由軟體，
9 e9 ~3 d+ p9 E! D, J# k
每個人都可以免費取得並使用它。
* i6 c* T( T9 A* g
: ]$ u6 P3 G( I# V/ [) E
我計劃將我的使用心得記錄在
Blog
上，
! c% i/ r3 ?+ {
歡迎討論指教。
( Z2 [; E5 l6 ^. D
6 f. j) ?4 F$ M1 J* b1 f
Yi-shin Li
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2