Chip123 科技應用創新平台
標題:
關於PLL的頻寬
[打印本頁]
作者:
adamsnet
時間:
2008-10-10 11:19 PM
標題:
關於PLL的頻寬
我看書上說
; t: g9 d8 ~0 E Z* L
"迴路頻寬太小則迴路反應慢"
: `/ P) a) H) z( z
我想不透這是啥意思...QQ
; ~# A% x1 j) B: B
0 O3 [) {8 p( {* K3 Y& N3 |
以前學的頻寬應該是定義w3db(high) - w3db(low)
6 i5 v O/ W! ^+ p
所以直觀就是操作範圍要在頻寬內
3 `" I9 d8 X. T( Z+ @7 p
但最近看了一些書
6 L6 ]& u$ m" N" ?6 l
有點搞混
# Y' R3 U, Z3 {2 v% z
想請問各位頻寬有沒有代表啥物理意思
c; R/ t3 P: u9 i w5 I! J
(ex:追的速度快之類的)
. D2 K) B9 g, @5 C' E, [
感嗯
作者:
layoutarthur824
時間:
2008-10-11 03:54 PM
標題:
ㄎ
迴路頻寬~~ 要看電子學 迴路頻寬~~ 要看電子學
& f- ^- i& c! V* `. w
這樣教你 你才比較懂 你先看看書 我之後再回你
作者:
apiapia
時間:
2009-1-7 11:09 PM
迴路頻寬小，迴路反應慢 也會造成鎖定時間變慢
$ X8 K( x9 Y; O$ m# T8 ]
但此得到的優點是得到較低的phase noise
作者:
nesty.tseng
時間:
2009-1-9 02:57 PM
對PLL來說,
1 q' X4 o! ]& h' m
頻寬大 -> lock快 -> 但是jitter較大
" i0 {$ [8 i& F- d5 s: Q
頻寬小 -> lock慢 -> 但是jitter較小
作者:
Sgw
時間:
2009-1-11 08:47 PM
感謝樓上的分享!!原來PLL的頻寬有這樣作用，先前我也是不知道呢!!
作者:
jinwar
時間:
2009-2-3 04:02 PM
所以說這是設計PLL的trade off.
1 l$ {8 [! A9 O, C$ H
人人都想要jitter小, 但又Lock快的電路.
作者:
BIJM
時間:
2009-6-12 01:39 PM
標題:
這就是PLL的精隨阿!!
讓小弟我來稍作說明一下!!
( H7 `: G h+ P: n: H+ [! E7 V$ ^; B
+ j* P( x2 G x- {7 m6 P; S5 m
Type2的PLL基本上就是靠PFD將相位差偵測出來,然後藉由charge pump(CP)電流對迴路濾波器(LPF)充放電
/ u. \7 R1 R, i1 e4 q4 t0 v* r
; f" s4 d8 x2 n% K$ H
所以重點就是..迴路每一次修正的速度就會和CP電流與LPF值有絕對的關係
/ U. J/ ~% E) I7 X: t! D
# `5 I+ n; M. W9 v# O" ]
而LPF值是藉由整體系統穩定度之分析所得來的,因此才會有人探討BW對於系統之影響...
+ F* |* y+ {7 ~# d3 Q
3 E/ ]2 Q! C- @# f% r b
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
8 E( `+ X% }2 D+ \
$ ^$ j6 Q- b3 s" O! z
用一個推導過後的簡單關係式來看 -> 迴路頻寬和迴路濾波器的電容值成反比(very important)
& { G- ~( N, G
# |1 H( i# s# B
1. 設計時若取"大"迴路頻寬，計算出的濾波器電容值較小，在電流量一定的條件下，每一次充放電的位準增加較快;
2 N9 P+ Z1 ]) [7 ~) j) Y6 H
: {5 B ^( U! d; h
2. 設計時若取"小"迴路頻寬，計算出的濾波器電容值較大，在電流量一定的條件下，每一次充放電的位準增加較慢;
! }) ~( L2 T/ x' Q8 G
- E9 G7 A2 \* K) q
以簡單數學式來看 :
大BW時為I*小C=大V(一次變化量大) ; 小BW時為I*大C=小V(一次變化量小)
8 t8 G. ], V6 @5 ~9 A
$ P' `+ [) Z- m
由以上關係式又可得知 : 大BW時修正變化量大，所以很短的時間內迴路就會穩定 ; 反之小BW濾波器值很大的條件下,電菏幫浦對大電容來說其每次只能產生一非常小的控制電壓變化量，所以鎖定時間會拉長
3 M# m8 @9 F& z% r- h: j9 V% P' e
, d) }, b' h; x$ P
總結 :
+ I% c) f; ]: n1 R3 z" R, I( G: d
4 l V+ d a2 ` I8 ^% x
大迴路頻寬 -> 較小的FILTER SIZE ; 鎖定時間快
8 R$ T6 a9 \. o D; Q, u
: C) T I7 ?0 w+ z$ \- s! x4 Q+ r
小迴路頻寬 -> 較大的FILTER SIZE ; 鎖定時間慢
' G$ J; K/ Y. G/ x
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
$ e; h o* N# ~7 F
, s8 H w1 s' m! d- e) h1 y6 [
但在抖動方面沒有一定的定論，因為你要看NOISE是從哪裡來
7 F/ L- M1 j6 x6 U' n8 l) ]/ ^1 ]
4 }+ e$ n% d% Z' g% L
1. 一般來說，若當系統的輸入訊號有較大的抖動時，如時脈與資料回復電路的應用，則此時必需選取一個較小的迴路頻寬，因為整迴路可看成為低通濾波器，若你迴路頻寬設定的越小，將可抑制越多輸入的雜訊
# G c# |; v, x9 J; i3 z! A- h
* F- ~* y, I3 J- h2 }% R1 }0 \0 c
2. 但是若系統要求一非常穩定的輸出，如頻率合成器的應用，則迴路頻寬就必需設定稍微大一點，因為電壓控制振盪器為一高通的特性，頻寬越大，將可以抑制越多高頻的雜訊。
0 j( f4 w7 _- H. i: x; F3 l/ V
7 x7 s! v8 w7 ?$ c
因此在設計鎖相迴路或是延遲鎖定迴路時，如何選取迴路頻寬值是沒有一定的答案，
. [( |9 B& e3 ` f' S! J
6 Q# Y+ k; [# d9 {, w! o2 O
迴路頻寬和系統的抖動、鎖定速度、迴路濾波器的值..等等都有密切的關聯性，要視應用而定
}7 s0 n# E7 O3 l- C& r; @1 Q
4 Z% h' K, a0 c" k' _, ?2 M& _
以上為小弟之淺見,若有問題再一起討論囉!! Good Luck~
作者:
garyinhk
時間:
2009-6-12 04:17 PM
瓦，很多內容，謝謝各位大大~
$ y9 l7 z% o7 O# A$ Y. u- S
謝謝~對於pll我是一個starter,原來有這麼多的講究和奧秘~
作者:
jesseyu
時間:
2009-6-15 11:42 AM
Very good answer, I've learned a lot
作者:
pk741214yhj
時間:
2009-6-18 11:40 PM
B大好厲害喔~!!!
$ g5 K7 a% t! R
超感謝B大的講解~!!!
$ J) U& O2 }4 y) I& H& e4 P
剛好跟大大有著相同的問題~^^
作者:
brooo
時間:
2009-6-19 01:14 PM
謝謝B大的解釋
' h# H: ~ Y9 }
- O+ V2 C4 [- a% Z% v9 x* F. u. q" u
最近也是在想這些問題
6 {) I2 u3 ^6 K' {- J
' i8 d% p4 {; a6 F9 |! _1 D/ H
但是沒有像七樓大大這樣完整的思考
作者:
analogsword
時間:
2009-6-23 05:08 PM
谢谢上面的解释
7 W; T9 t. t3 Q0 ?( U$ x
真的很详细 透彻
9 X" L9 `+ f$ t$ Q( v" p( d, @
谢谢了
$ n N& h4 t1 R# Y) Z; _4 L. ?
作者:
gyamwoo
時間:
2009-7-13 04:04 AM
建議你看書中對於PLL 鎖定時間的推導公式。你會發現鎖定時間確實在式子上是跟頻寬反比的。
作者:
roman123
時間:
2009-7-24 01:37 PM
感謝大大的解說和提出，最近正朝向這專案邁進。
作者:
deltachen
時間:
2009-11-24 02:50 PM
Very good answer, I've learned a lot
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
感謝樓上的分享!!原來PLL的頻寬有這樣作用，先前我也是不知道呢!!
