Chip123 科技應用創新平台
標題:
關於PLL的頻寬
[打印本頁]
作者:
adamsnet
時間:
2008-10-10 11:19 PM
標題:
關於PLL的頻寬
我看書上說
4 ]) C$ S6 ~0 }6 @4 |
"迴路頻寬太小則迴路反應慢"
. W/ E* B" V& q# _
我想不透這是啥意思...QQ
) u' _0 }. l: ^4 d0 E
3 l4 z( _6 G$ U5 D% f6 `# c
以前學的頻寬應該是定義w3db(high) - w3db(low)
" ~( O, Y0 }& K# \5 w! L/ q
所以直觀就是操作範圍要在頻寬內
8 u* Y% x+ Y; c( Y. p. ^0 p
但最近看了一些書
8 M4 p! p& y! S1 P6 f0 l; Z" V
有點搞混
! F0 a1 c/ H! ^0 O) J
想請問各位頻寬有沒有代表啥物理意思
. Y- h) o* }8 f$ ^
(ex:追的速度快之類的)
, E, X! J+ x3 H5 r; M# z, g
感嗯
作者:
layoutarthur824
時間:
2008-10-11 03:54 PM
標題:
ㄎ
迴路頻寬~~ 要看電子學 迴路頻寬~~ 要看電子學
% C: Z; f2 f/ G$ L: Q
這樣教你 你才比較懂 你先看看書 我之後再回你
作者:
apiapia
時間:
2009-1-7 11:09 PM
迴路頻寬小，迴路反應慢 也會造成鎖定時間變慢
9 T' {7 d4 R" X% I( Q
但此得到的優點是得到較低的phase noise
作者:
nesty.tseng
時間:
2009-1-9 02:57 PM
對PLL來說,
6 A* g3 S/ p D4 J7 ?
頻寬大 -> lock快 -> 但是jitter較大
, f& S# e/ \2 _. E# p
頻寬小 -> lock慢 -> 但是jitter較小
作者:
Sgw
時間:
2009-1-11 08:47 PM
感謝樓上的分享!!原來PLL的頻寬有這樣作用，先前我也是不知道呢!!
作者:
jinwar
時間:
2009-2-3 04:02 PM
所以說這是設計PLL的trade off.
# F* U0 l9 i) E* E, m( U5 T: l
人人都想要jitter小, 但又Lock快的電路.
作者:
BIJM
時間:
2009-6-12 01:39 PM
標題:
這就是PLL的精隨阿!!
讓小弟我來稍作說明一下!!
. e1 K2 {" [+ \2 w; i
2 e" \ I% ]( b+ J m
Type2的PLL基本上就是靠PFD將相位差偵測出來,然後藉由charge pump(CP)電流對迴路濾波器(LPF)充放電
' X1 K3 Z" y) q8 ]% O
+ U6 f2 `$ k9 M1 I; n: T
所以重點就是..迴路每一次修正的速度就會和CP電流與LPF值有絕對的關係
2 }$ _: Q/ I z j2 {* h
$ u2 ~6 ~- G: n. w Y/ b
而LPF值是藉由整體系統穩定度之分析所得來的,因此才會有人探討BW對於系統之影響...
+ N0 ` ^0 z Z/ i
( V$ e8 _2 f- U/ }3 {% s
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
\3 l% r2 T6 {6 }/ C% E1 L0 S
R0 u3 A% t: ^; `- y7 a
用一個推導過後的簡單關係式來看 -> 迴路頻寬和迴路濾波器的電容值成反比(very important)
* t. U' J" `& S: b) M; [
3 X# w9 f- a s
1. 設計時若取"大"迴路頻寬，計算出的濾波器電容值較小，在電流量一定的條件下，每一次充放電的位準增加較快;
4 B% e* x) {2 H+ J* ]7 B' ~# r
& D6 m/ x, D3 i, e3 |6 P) Y
2. 設計時若取"小"迴路頻寬，計算出的濾波器電容值較大，在電流量一定的條件下，每一次充放電的位準增加較慢;
: v# n, D# t; K1 u j& U3 f* f
G+ F: c8 i5 K6 B
以簡單數學式來看 :
大BW時為I*小C=大V(一次變化量大) ; 小BW時為I*大C=小V(一次變化量小)
# g( @& n* W, | e
# P$ e$ N/ ?+ @4 R
由以上關係式又可得知 : 大BW時修正變化量大，所以很短的時間內迴路就會穩定 ; 反之小BW濾波器值很大的條件下,電菏幫浦對大電容來說其每次只能產生一非常小的控制電壓變化量，所以鎖定時間會拉長
; t% y S9 H, R' ?" d) F% r8 P& Y
9 \* ~ _6 h6 ]' W' e& k1 r
總結 :
3 F$ H& P, N0 r6 A7 g
/ P- z7 A$ n: U8 P; y) K' g- f
大迴路頻寬 -> 較小的FILTER SIZE ; 鎖定時間快
f4 ~' B" ^* U. m' W
2 q) ~* A; m f) k/ j( [2 N7 n, F
小迴路頻寬 -> 較大的FILTER SIZE ; 鎖定時間慢
* y; }1 `( y5 t; k1 k
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
6 g' W H7 g& R2 E o U
8 p4 }+ t4 O' Y/ d$ v: L
但在抖動方面沒有一定的定論，因為你要看NOISE是從哪裡來
) H1 {# Y/ S8 Y- f: Q
8 W/ M! p1 r* ]! E/ l
1. 一般來說，若當系統的輸入訊號有較大的抖動時，如時脈與資料回復電路的應用，則此時必需選取一個較小的迴路頻寬，因為整迴路可看成為低通濾波器，若你迴路頻寬設定的越小，將可抑制越多輸入的雜訊
' W! z/ [) A8 M
7 h0 G0 ^7 \( x
2. 但是若系統要求一非常穩定的輸出，如頻率合成器的應用，則迴路頻寬就必需設定稍微大一點，因為電壓控制振盪器為一高通的特性，頻寬越大，將可以抑制越多高頻的雜訊。
" H; K; H, Y; p$ ? P( M
5 {# P \8 J+ o- z. g. }
因此在設計鎖相迴路或是延遲鎖定迴路時，如何選取迴路頻寬值是沒有一定的答案，
* O7 t+ v3 v' M h5 h5 B9 u) z, B
* L" u) P0 t. o7 b) W( c
迴路頻寬和系統的抖動、鎖定速度、迴路濾波器的值..等等都有密切的關聯性，要視應用而定
3 T% V$ D! |2 S8 h: s3 D; s2 p) V1 j2 U
% _3 |9 R# Z, J! ^" q- d
以上為小弟之淺見,若有問題再一起討論囉!! Good Luck~
作者:
garyinhk
時間:
2009-6-12 04:17 PM
瓦，很多內容，謝謝各位大大~
: ]( k- C' e+ _$ L2 J
謝謝~對於pll我是一個starter,原來有這麼多的講究和奧秘~
作者:
jesseyu
時間:
2009-6-15 11:42 AM
Very good answer, I've learned a lot
作者:
pk741214yhj
時間:
2009-6-18 11:40 PM
B大好厲害喔~!!!
' A/ d4 I* I5 p3 q2 a0 \- h; H5 ?1 k+ i: U
超感謝B大的講解~!!!
, v5 ?& i r" n* L6 Q
剛好跟大大有著相同的問題~^^
作者:
brooo
時間:
2009-6-19 01:14 PM
謝謝B大的解釋
5 N$ A) ~4 Z7 @) R. k7 o. P8 z
/ w5 w3 L+ r' a6 u! ?, K# O
最近也是在想這些問題
( I" t3 {6 R( {( Z m$ S' `
! Y3 V9 n5 X) L6 T! i1 K0 N
但是沒有像七樓大大這樣完整的思考
作者:
analogsword
時間:
2009-6-23 05:08 PM
谢谢上面的解释
* w0 z9 \6 f9 K5 q/ k: s% b3 `% Q5 G
真的很详细 透彻
6 V+ y$ f: r& w0 n4 S
谢谢了
4 A( t* ^, Y2 B( }$ Z
作者:
gyamwoo
時間:
2009-7-13 04:04 AM
建議你看書中對於PLL 鎖定時間的推導公式。你會發現鎖定時間確實在式子上是跟頻寬反比的。
作者:
roman123
時間:
2009-7-24 01:37 PM
感謝大大的解說和提出，最近正朝向這專案邁進。
作者:
deltachen
時間:
2009-11-24 02:50 PM
Very good answer, I've learned a lot
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
感謝樓上的分享!!原來PLL的頻寬有這樣作用，先前我也是不知道呢!!
