Chip123 科技應用創新平台

標題: 請問flash adc後面的digital backend電路 [打印本頁]
作者: tshiu    時間: 2008-10-19 03:43 PM
標題: 請問flash adc後面的digital backend電路
一般看flash adc的paper都會介紹前面analog front的電路5 i% g: A7 N+ ~" t" p
對於後面digital backend就鮮少介紹
  n1 `& C" O* S8 i/ p( x% Z" L. y/ I想要了解在6-bit flash adc中comparator比較出來的thermometer code如何轉為binary code
" s$ u- q* _8 s% a& `) N想請教板上的前輩有哪篇paper或是教科書可以推薦嗎
+ i  i1 s0 y9 {$ h$ G3 A還是有哪套軟體可以自動把thermometer code轉為binary code的電路產生出來
5 ^2 ?9 x7 `1 d麻煩前輩們指點迷津
作者: chrisccq    時間: 2008-10-19 09:08 PM
有仲方法是将输出转为gray code.然后 gray->binary
作者: zenjay    時間: 2008-10-21 06:40 PM
"Principles of Data Conversion System Design"  by  Behzad Razavi
作者: tshiu    時間: 2009-3-31 10:51 AM
目前我是使用1 of n decoder解碼原本的thermometer code
* k$ R: T8 w8 }' W! e! g再加上rom based將1 of n code解碼成quasi-gray code% r* ^! S" ~$ X9 Q7 g
再將quasi-gray code解碼成我需要的6bit binary code
: @! P' K$ c" B# |但是這種解碼方式似乎速度不夠快
2 @$ r) O; u1 m! F% U. L/ i8 u請問還有其他較快速的解碼方式嗎
作者: e2000    時間: 2009-4-8 01:43 AM
你要去看碼論這類的書吧，不然光用猜得好像要很久才有答案呢，通常不都是由溫度計碼轉成二進制碼嗎?
作者: bwc0813    時間: 2009-4-23 04:47 PM
原帖由 tshiu 於 2009-3-31 10:51 AM 發表
" [# @, p8 J2 Z, M目前我是使用1 of n decoder解碼原本的thermometer code# w: _7 f+ a7 k1 ]" @
再加上rom based將1 of n code解碼成quasi-gray code( Z( F3 T7 P( r& ~: k
再將quasi-gray code解碼成我需要的6bit binary code
" Z0 b. x: O1 O" Z$ U, D# i8 M但是這種解碼方式似乎速度不夠快
' n5 S, J" z- s請問還有其他 ...

! @2 v9 ~3 ]$ {關於"此解碼方式速度不夠快"這論點應該以latency會變大來解釋會比較恰當。
8 m7 w; \* m. R0 H以flash ADC為例，其速度快的原因，在於每個clock cycle(即1/sampling frequency)都可以進行一次對輸入信號的量化(quantizaiton)工作，同時也可以提供一組新的output data。但這並不代表，此每筆新的output data就是前一個clock cycle所得到的sample data的量化結果。5 A' n, U3 r; ?

* J+ i+ a/ _# x. A0 l& V7 a' o舉例來說，假設目前的input signal被sampling clock取到某一個輸入電壓令為S[n]，並進行量化工作(comparator array工作 => analog to digital conversion)。! _+ F+ ]2 c0 K6 c+ H
當下個sampling clock來臨之前，若此flash ADC已將S[n]轉成D[n](此D[n]為output data，且為binary code。)。* }. c; a" p( W
則我們說，此flash ADC的throughput與latency皆為"1"。
: F) n4 D7 _$ F4 e同理，若S[n]轉成D[n]需要經過3個clock cycle才能完成，此flash ADC的throughput=1，而latency為=3。
8 c- Z9 {9 ~% H' H( L" Y9 O. Q& S) Z, z# q& G: l6 p
因此，即使thermometer code->1-of-n code->gray code->binary code需要進行三種編碼過程，只要將D-type flip-flop插入其中，進行適當的分配(combination logic若propagation delay > 1個clock cycle, 則可插入D-type flip-flop將combination logic切割成數個區塊進行處理.)其實並不會影響flash ADC throughput。+ A* C4 v7 v' l
+ w% \9 f- l" B; `; |. R
除非flash ADC是用於回授系統,故對於過大的latency無法接受。(假設，flash ADC是用於回授系統(例如:sigma-delta modulator, 一般僅需4bit Flash ADC即可.)，通常要求的解析度也不會太高，故encoder的proppagation dealy不會太長，是可以以滿足lateny=1的要求。)- L* Y& e# A2 U7 h2 m* F

! x: U4 p" H" p# N; [通常一般的通訊系統中，ADC只是作為analog front-end與digital baseband之間的一個串聯的資料轉換介面，故對於latency>1是可以允許的。



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2