Chip123 科技應用創新平台

標題: layout三问题分析是否正确 [打印本頁]

---

作者: zsf50400    時間: 2008-10-20 01:11 PM
標題: layout三问题分析是否正确
1 P+ply电阻、 N+poly电阻、hres电阻，我了解：hres电阻一般做在NW中来隔离，P+ply电阻也做在NW中来隔离，N+poly电阻直接做在衬底上。为什么N+poly电阻不可以也做在NW中来隔离呢？
% L# t2 I' l. T7 j3 g+ c2 底中压MOS，中压mos需要用DG层覆盖，低压mos不用DG层覆盖，如果把低压mos的guardring用DG层覆盖，这样是否可以，为什么？
  据我判断这样是可以的，因为DG层只对mos的gate区域起作用，是这样的吗？
! X* Q" A. g6 J' s& Z9 L3 对于mos，res，电容...在做option时哪些必须用metal短接，哪些必须把另一端悬浮起来？
  据我了解，mos必须短接起来，特别时栅不可以悬浮，res可以悬浮起来，电容就不清楚了，但看到过由把MM电容的一端悬浮的，但这样大片的metal会收集很多的电荷？
2 ?( v( `( T9 I) f: N* C1 @各位大侠如何认为呢？谁能为小弟分析下呢

---

作者: arthur03226    時間: 2008-10-20 06:11 PM
1.請問您 Nmos能不能用NWELL改起來?答案應該是不行吧?
7 F6 ]/ }+ @: t& [" W那N+poly res也是一樣，因為會漏電(N+ 與 Nwell會導通)
% T; L# W4 ]. s/ W7 r3 F" D/ u  Z2.LVS PASS不代表做出來IC不會FAIL，這問題請與RD or PD討論。
3.根據我的經驗，不管mos res cap 要做option or dummy最好都把他們short掉。

---

作者: 小包    時間: 2008-10-20 11:52 PM
那個~~題目我看不太懂耶，可不可以翻譯成我們這的說法~
; J9 I+ d# l* E/ R) @$ d8 o很多簡體不打緊，我看得懂~
但是整句兜起來的意思，看嘸~

---

作者: zsf50400    時間: 2008-10-21 03:28 PM
1、 N+ poly Res 也就是没有看到过... 但P+ poly Res 和 HRres放在NW中来是常见的；

! D0 h2 _1 }6 D2 ]$ i2、LV MOS not used DG(RPO)，MV MOS used DG(RPO)；
6 E' f  `: B2 k, o- s3 S! J+ D; M. x/ aGuardring of LVMOS  used DG(RPO）？What is the matter if guardring of LVMOS used DG(RPO)？

---

作者: skeepy    時間: 2008-10-21 05:20 PM
1.N+POLY N+DIFF Res把它想像成NMOS都是用PRING圍起來，
8 b) h! g$ h! k! ^% k   P+POLY P+DIFF Res一樣把它想像成PMOS用NRING+NWELL
/ R3 |( m' t  i! G  K+ C' z圍起來，至少我是這樣想的，HRes有的只是用DUMMY RING起來。
$ t2 H" [  f1 M+ v" n- `: N  K2.RPO?看啥製程。
; x1 I$ q) g# Y3. DUMMY MOS浮接就看RD的需求囉，若GATE共接時不希望DUMMY
1 b; ~+ d$ \: u8 j' }& N  K  MOS的D/S 接到同電位，所以呢DRAIN是浮接的，RES CAP一般不
用時是希望兩端接到同一點。

---

作者: zhdq_413    時間: 2008-10-23 10:35 AM
1．        這個我也有疑問，有點懷疑是不是 因為NW電位的問題
  G& w6 ~4 `/ R1 l$ @% u: h2．        我覺得好象DG好象不是RPO吧，他應該是一層調節MOS gate oxide 厚度mask

---

作者: zsf50400    時間: 2008-10-23 01:45 PM
....他應該是一層調節MOS gate oxide 厚度mask....

的确如此！他的应用如何呢？

---

歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)

Powered by Discuz! X3.2