Chip123 科技應用創新平台

標題: 如何實現layout [打印本頁]
作者: deg326    時間: 2008-10-24 11:35 AM
標題: 如何實現layout
請問一下在.35um的p-sub製程中，如何將nmos的body和source接一起，而不接地?
作者: man52013142002    時間: 2008-10-24 11:51 AM
沒辦法吧% S) G; e) ]6 ]5 l
6 w+ X- ]' i4 K
不是違法電性1 X3 `$ v" ~7 M1 m9 i
/ \+ X  w+ L2 k: m; R) m
我是這麼認為啦3 r  K( _  h9 L$ l& s* m
0 O2 _7 y# K9 ?) |; [/ [. B3 [; ^
可能有錯誤=.=+
作者: yalon    時間: 2008-10-24 12:32 PM
Dear deg326 :6 k3 ]& O2 y# z9 {" e4 D
你要把 nmos 的 pwell 跟 P-sub 隔開,
, w, n$ u2 r% u Process 上你就須要有 Deep-nwell 這一道製程 (dnwell).
7 Q) b' M1 ~- I# w; K, R, @1 C
! j' d9 ~3 h9 M( T如果沒有 整個 nmos 的 buck 是跟 substrate 是連在一起的ㄛ.
, E( j9 k) O5 S. }3 @$ _! \6 s
& i' {' y) O2 S2 v共勉.: c2 i. T, r( G& I7 ^3 X. Y
作者: deg326    時間: 2008-10-24 02:52 PM
感謝各位大大的回答，小弟要的答案已找到= =+ 。' \- G) i6 _6 |8 l: h' C. T  H$ W7 h
在我使用的製程中，不是twin well，也就是說沒有dnwell，所以只好改變接法了。
作者: skeepy    時間: 2008-10-26 11:43 AM
很多製程不是都有ISO NMOS提供給使用，
8 f7 t0 W7 L7 q. }  ~這樣NMOS的S%B就可以不用接GND。
作者: deg326    時間: 2008-10-27 10:23 AM
標題: 回復 5# 的帖子
小弟剛找了一下0 A8 i0 m! s0 ?; M5 _* s" g
lvs檔中並無iso2 |8 w" n8 ^  f1 o3 ^+ p
不過還是感謝大大提供這訊息
" @! a8 w* t( |至少以後要這樣做的話, |" {/ ^3 g/ z+ e( N
可以有個概念



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2