原帖由 alab307 於 2008-10-30 12:24 AM 發表
當IP>IN時候 OUT = "H"
此時N3 "ON", 會多抽一個電流from P29' E% o" r( h. G
所以此時輸入differential pair不是對稱的
當IP必須要小IN夠多才會使OUT反向變成"L"
就是所謂的遲滯
原帖由 antonyhan 於 2008-11-22 12:28 AM 發表
- `7 w3 ~; B( K- J
如果一開始N3飽和導通 則N2必有電流流過 導通
如果一開始N3截止 則N3的DRAIN電平為低 這樣N2還是導通的
請問一下是怎麽囘事 而且IP
原帖由 alab307 於 2008-10-30 12:24 AM 發表! \7 J4 Q! U9 @5 D0 d& T
當IP>IN時候 OUT = "H"
此時N3 "ON", 會多抽一個電流from P29' S$ v% r: i: \; q: `: Z
所以此時輸入differential pair不是對稱的
當IP必須要小IN夠多才會使OUT反向變成"L"
就是所謂的遲滯
原帖由 122013137 於 2008-11-26 10:26 AM 發表6 |* O$ s, l8 D8 T
7 u+ Y- [; W8 ]8 \
应该是如果一開始N3截止 則N3的DRAIN電平為高 這樣N2的漏是低
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) | Powered by Discuz! X3.2 |