Chip123 科技應用創新平台
標題:
關於FPGA Rount SSTL I/O and DDR問題
[打印本頁]
作者:
小朱仔
時間:
2008-11-26 12:53 AM
標題:
關於FPGA Rount SSTL I/O and DDR問題
各位先進前輩
" L; q& `6 a6 n; x& l) E2 D
小的最近要將設計好的DDR Controller
' V" R0 b8 \; i+ @) P r
放於Xilinx V5 FPGA內做P&R
|7 o# l) g4 C$ j/ T ]/ P1 F
選用SSTL2 I/O,但是合成完後
! G! N& I1 N' e; n7 x" _) _% `
電路都不會動
Y1 h: _" ?" o. ^% ~- d, t/ P
不知道FPGA對DDR的連接上
' a1 v7 i! F; D( u* b& t. x$ b: `
小弟有什麼沒注意到的
$ y- i8 x( N1 w( V
造成電路不動作
v" e7 E% c" [* ~2 u! N
另外,不知大大們知不知道DDR的動作原理
. }# y3 ], C5 U; m* [! E7 `
可否解說一下
. b$ S& [1 A3 p& Q/ A8 b8 b5 |
感激不盡~~
作者:
tommywgt
時間:
2008-12-15 04:30 PM
不容易回帖討論的問題, 留msn討論?
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2