Chip123 科技應用創新平台

標題: 請教兩個關于ESD的問題 [打印本頁]
作者: hvpower    時間: 2008-11-29 11:40 AM
標題: 請教兩個關于ESD的問題
第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
5 N2 S' X2 b- c  p8 {) f% l) b  S第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試
作者: andyjackcao    時間: 2008-12-2 09:21 PM
原帖由 hvpower 於 2008-11-29 11:40 發表
: v7 R( |# S1 I: o第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？7 {% U( J. z: G- i$ H1 D
第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一 ...

, Q# h. r  e( }
8 A6 e8 p& y6 {( r5 p# {我是这样理解的：" Q/ y5 d! u' l4 s" t/ u
第一個：输出PAD也要做ESD保护，否则这个NMOS管也容易损坏
' v/ \! m/ Y) ?$ f$ e( A第二個：这是根据ESD测试标准来测试的，引脚由我们提供，测试公司只负责测试；+ B9 s9 p$ y2 `( o/ f
        我们选择一些具有一些代表性的引脚出来就可以了，不需要每个都测试；
作者: alai    時間: 2008-12-11 01:56 PM
进入芯片的静电可以通过任意一个引脚放电，测试时，任意两个引脚之间都应该进行放电测试，每次放电检测都有正负两种极性，所以对I╱O引脚会进行以下六种测试：
9 D. Y+ X0 l. a5 Z1) PS模式：VSS接地，引脚施加正的ESD电压，对VSS放电，其余引脚悬空；
" g. w+ y( c  h" [2) NS模式：VSS接地，引脚施加负的ESD电压，对VSS放电，其余引脚悬空；
( k( |6 V6 Q0 `  c" Y% @3) PD模式：VDD接地，引脚施加正的ESD电压，对VDD放电，其余引脚悬空；  ^9 V: A. m' ?0 y! `3 e% |- w
4) ND模式：VDD接地，引脚施加负的ESD电压，对VDD放电，其余引脚悬空；% ?& j" D' ?; J4 B* j, ?
5) 引脚对引脚正向模式：引脚施加正的ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空；
! I0 w8 [2 E6 |1 ^4 s6) 引脚对引脚反向模式：引脚施加负的：ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空。4 w3 s7 l1 N+ }
VDD引脚只需进行(1)(2)项测试4 ^$ z2 x  b* @5 [0 ?
. A  T; x7 B) J% J+ S: |
应该是one by one 的测试，管脚多的话，排列组合就多，很费时的。
作者: winter_dm    時間: 2008-12-11 01:57 PM
第二个：ESD测试都是有参考引脚的，也就是说某个引脚的ESD测试不是孤立的，而是相对于某个引脚的ESD电压，通常是对电源和地。因此，ESD测试都是一对引脚一对引脚地测试的。ESD测试还有不同的模型，如HBM,CDM等
作者: hvpower    時間: 2008-12-22 01:50 PM
THANK YOU  ABOVE  
作者: csleea    時間: 2008-12-22 06:30 PM
It must be tested one by one.  Or you may miss something?
作者: wesleysung    時間: 2010-1-12 06:22 PM
1. 只要是有跟外界接觸的針腳都要加ESD保護電路
& G; c8 i3 m5 n- r% R3 d6 C2.每隻針腳都要測試　一根一根來你可以看JEDEC standard　
作者: xiangxianga396    時間: 2010-1-20 04:17 PM
回復 7# wesleysung
$ Y& G6 x8 }/ r7 S. A: y. d! |( b  q) b0 c
第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？+ Y# h$ f# W6 U& r5 [, d  H) h
0 X& i/ }& b( M3 d  @; R% ^  \
每一个与外界相连的PAD都需要加ESD保护，无论是input,output,power pad.8 G1 P' W" M8 G" t

3 @) |( p( }: }/ g9 |6 ^2 S第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試。
% r" C+ `1 ^/ v( Z+ L+ \
7 ~# N3 H$ {) N8 `只有严格按照JEDEC 的测试要求才能准确地反映IC 的ESD能力。
' u8 [# N/ E$ |每一个power pad VS. 每一个power pad;# h9 F' @9 P' t8 [4 S. X- Y! A8 }5 J+ z
每一个I/O pad VS. 每一个power pad;
) h- c  p4 d0 l9 U7 o2 o- o每一个I/O pad VS. 每一个I/O pad
作者: tacopippen    時間: 2010-1-20 06:45 PM
看了這些文章
+ ^& C+ g  [7 z: a+ d: [: q對esd protection又有進一步的認識了
作者: wangdali163    時間: 2013-7-15 05:11 PM
每测一次，都要换新的IC吗？



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2