Chip123 科技應用創新平台

標題: 請問一下，layout的方式 [打印本頁]
作者: ynru12    時間: 2008-12-26 12:07 PM
標題: 請問一下，layout的方式
小弟前陣子換了家公司，發覺所有的layout觀念都變得不同了
2 W1 k5 |( t& v. m像現在的要求就是你面積要夠小，然後拉線的感覺就是只要拉對 lvs 過就好9 K  E6 K' E0 J6 U1 a
mos上面，可以直接飛越過去，不管是類比及數位的，像這樣子的layout方式
( Z' l" z! h# f6 t: `' U對於電路的特性那些會受到影響嗎???.5 .18的製程
2 J1 [4 h0 V. q; a
作者: hlbecky    時間: 2008-12-26 12:49 PM
你那是针对Memory的Layout吧，Analog的话性能还是比较注重的！
作者: ynru12    時間: 2008-12-26 01:46 PM
沒有呢，我畫過的adc及osc也是這樣子
作者: motofatfat    時間: 2008-12-29 09:24 AM
不管是黑貓白貓
& F: f3 _; V/ V' H2 n& N7 Y9 F( H6 P 會抓老鼠就是好貓
1 a. y8 c" M' I! Z4 e1 z2 h/ i& f不管值拉橫拉0 H4 d0 y' x, u7 N' V
能 work 就是好layout
作者: ritafung    時間: 2008-12-29 05:32 PM
要留意一些比較noisy 的signal / power是不是走過一些較脆弱的analog block上" y! d! H* r2 |  W' E  V
隨便畫的話,analog有問題的話便很難debug和驗證了$ z# p3 I1 A' c* M! L
畫layout前最好問清楚designer那一些signal是雖要特別的shielding功夫
作者: ynru12    時間: 2008-12-30 11:27 AM
我的上司，只要求最小，不要浪費空間，只要小不浪費空間
: D, j/ _! R  e- {! f$ qmos上面，我看過滿多前輩畫的，都是跑滿線的!!!0 Q) ^" R/ ~- k
所以現在我越做越迷思了，像這樣子的話，是不是就不用考慮到電路的效果了??
, A$ r$ n' ]& H" M3 D只要mos該match的有到，其他拉線跑線的話，拉對就好???( f9 _( N  t& s/ B- L7 ~1 s) h6 Q
如果是這樣子的話，那年資就有用嗎??
+ V& p( n6 h8 b% U& H
, B& C+ j2 \% p; @9 f* U9 G[ 本帖最後由 ynru12 於 2008-12-30 11:30 AM 編輯 ]
作者: ritafung    時間: 2008-12-30 04:04 PM
我想是不同公司有不同的要求,可能它們的設計要求不太嚴謹$ S% _/ n, d( i- @( V4 M
如果他們只要LVS match,那麼年資和學歷也不重要了...
& h& X0 u; T8 [, d" v請問貴公司是做什麼產品呢?
作者: cindyc    時間: 2008-12-30 04:16 PM
原帖由 motofatfat 於 2008-12-29 09:24 AM 發表
. o6 ]* W8 a% [' {& s. H' t不管是黑貓白貓
& X. O  {- U1 B4 Q8 z* L 會抓老鼠就是好貓/ x+ Y: l  d9 a$ J9 x
不管值拉橫拉
; N' K- o2 Y* T- m& Z6 P% T' i7 n- `能 work 就是好layout

& V$ V+ B& I7 v2 d  C# u; n
- v5 b3 v6 S' i我上個主管也這麼說過呢 # `2 @# L. Y5 T: @8 }
所以儘管當初我畫的不夠好
) V$ v2 |+ d3 _+ N! u他說能賺錢就是good job
作者: ynru12    時間: 2008-12-30 04:57 PM
如果只要可以工作的話
8 V# V5 |9 @7 T但是效果很差，這樣子也算是好嗎??
/ q0 a4 N- V+ U- w9 G公司做的東西滿多的，有一些產品的控制9 u; d  J0 @" R/ m9 N' M
製程大約在.5~.18之間
作者: ritafung    時間: 2008-12-30 06:40 PM
標題: 回復 8# 的帖子
這樣我相信'賺錢'只可以維持短時間... 長遠來說, 對公司一點的益處都沒有
作者: ynru12    時間: 2008-12-31 12:28 AM
標題: 回復 7# 的帖子
是滿廣大的，有影響、音效、鍵盤、會跳舞的狗、微波爐內部的某塊
作者: crystal_blue    時間: 2009-1-3 12:51 PM
MOS上能不能跨線  e2 e! p6 g5 I* Y
' c; i* s$ U5 ~% a
目前以我目前所知的~~是依製程跟產品上來
1 A1 L2 o: M3 w/ J' G) s2 t1 a4 Y* l8 {
做區別~~一般高頻系列的產品對於MOS的特6 o2 k% A+ s8 z0 D7 X. d7 j4 I# j  @

* M9 K1 H3 z6 o. p3 V% n性比較要求~所以除了MOS MATCH之外也會+ J! I2 v0 ~: F% E9 c# A% v

, B$ L5 \7 K" P4 s, d對連線上做出一定的規範，低頻的產品就沒那3 }1 k7 i& F( _' Z5 Z  z  f
3 s$ m1 N7 u. ]: d3 ^& F
麼考究了
作者: yingruye    時間: 2009-6-19 04:12 PM
這問題我也碰過
4 ]& m: }4 |6 H! ]1 B4 x3 m看主管想法
! g3 e8 I5 h" M也些會考慮很多製程特性一堆問題
  j$ K- K+ R6 V# x6 r1 _  z) x+ a& t1 {有些就你只要在時間內畫好管你畫的怎樣
! C6 F% x3 `( {# ?: w只要LVS過就OK- g# O1 g. T& t' C6 l
所以我也看過很多離譜畫法
作者: trustrain    時間: 2009-6-20 12:59 AM
我看前輩lay的很多也都蠻神奇的, N; e$ O" k/ H0 j( J; e2 y4 D
MOS方向不同、沒guardring、或者guardring沒接power, _& ^. n# ]- P1 h* h
...via越多越好，結果也都只打一顆，整個block就是亂...! {6 j! n" I- i. l
但是...能work
作者: 592gigi    時間: 2010-5-21 11:59 AM
能work就是好芯片，哈哈
作者: shangyi    時間: 2010-5-21 06:58 PM
話說....
7 ~2 ?% y5 J# b8 j0 S( Y& j曾經有人看過某家公司的layout
! ]9 z! D& m, Q" y# P/ F0 c) ~就決定不會買使用那家晶片的產品了
作者: jacky_123    時間: 2010-5-24 11:16 AM
能賣就是對的~~~~~~~~~~~~~~~~~~€
作者: bernie820    時間: 2010-5-28 04:50 PM
真假??7 f1 t. T6 J4 V2 Z" F; n- q
7 S8 B  Q' @3 F$ b& N
光聽到飛過mos我就嚇到說!!呵
作者: Nancy_Yeh    時間: 2010-6-2 11:19 AM
有些上司根本就沒觀念及概念! _0 r# ]) k( m) g) M1 d
只要求面積小時間內做完7 n& z/ m0 k' n0 q" H
LVS及DRC   OK!就好
/ R, i( [6 H$ H- D所以一開始不能適應
4 ~* Q2 ?. ~/ I- G能WORK就沒事9 y) x, s6 G* @' R' I
但如果不能WORK說不定就推到LAYOUT身上
# I0 x: A$ M* d5 T; ?4 p4 b就會說怎畫成這樣等等~~~~
作者: u9513349    時間: 2010-6-8 08:06 PM
多一分常識囉！！; U7 r& A# R0 y* H* L0 c$ a
6 |: e7 \; h3 L$ p$ W6 y( M  q, v
感謝各位的討論阿！！！
作者: chone1205    時間: 2010-6-10 11:17 PM
可不可以跨線6 B  f; N3 N* h% d9 e' a5 x$ |
也是需要看MOS 電路特性囉; k# p8 K% g# k% c
如果很重要的訊號 當然不能跨越
作者: zhiyong.gao    時間: 2010-7-29 11:27 AM
太神奇了，这样也能work?不可思议，这是违反规则的
作者: niki.wu    時間: 2010-10-5 05:36 PM
主要還是要看是lay什麼樣的電路吧!有些device可跨,有些則不行!
# U' z4 f; ~4 I( V( Y* B重要的訊號線當然不行,如果是LOW power & 高頻的產品,就要更
8 C2 K, |' ^8 j4 u) R& v5 l$ A注意了!寄生的RC,有可能就會讓IC不work了
作者: langrange    時間: 2010-10-5 07:23 PM
我現在也是，MOS上全是互連線，沒辦法。。給定的版圖面積太小了，就這麼畫還差點沒畫進去。
* f8 i% V6 l" p( c我自己都覺得我這次的layout肯定會失敗
作者: alex6551    時間: 2010-10-14 03:56 PM
基本上layout畫好後都要再給designer跑模擬，看來你們公司的定向是要求先做小再要求品質，再如何都是你的上司，他講的永遠都是對的，你只要照做就好了。
作者: minnie0606    時間: 2010-10-15 11:21 AM
我市覺得和產品ㄉ頻率有關~如果速度不快ㄉ話~當然是lvs ok即可~如果速度快~要考慮ㄉ~像match之類ㄉ~
作者: milo_li    時間: 2010-11-12 11:24 AM
回復 19# Nancy_Yeh
6 o! K7 \/ V% g4 Q! n+ e
3 l# I1 o; }# J
2 u! f% ?: ^- T4 {$ d    顶你，真的，出事就退到Layout ，晕死啊
作者: 瓦片小屋    時間: 2011-1-20 04:11 PM
个人观点：一般的都还好啦，除非有些ANALOG的模块要求比较高，才不允许跨线（这个可以问一下RD' T8 _, o+ y5 K6 a) u
,看他们这个模块的重要程度了），其他的都还好，影响是会有的，不过应该不大吧，
作者: wkh7788    時間: 2011-1-27 12:38 PM
關於這方面，先跟RD溝通，看那些線他比較要求，不然一般數位的block還是會跑線在mos上繞來繞去，analog就比較少會這樣做。
作者: nty42ntm    時間: 2011-1-28 01:35 PM
可能公司省cost，其他的就...
, |2 l! b: R8 p$ w7 [每間的考量不同。
作者: tlhuang168    時間: 2011-2-24 06:45 PM
不管你什麼layout橫的直的或上下跨越都可以,我layout過多顆0.18um的手機RF analog電路,1 ~' N3 k/ o8 q6 Z) K
drc和lvs都ok,產品也work,還不是賣的嚇嚇叫
作者: GU    時間: 2011-3-27 12:44 AM
如果不在MOS上跑線，相對面積也會變大
, c6 T& q) x: b4 W, {3 I這是不是也會使工作速度降低??
0 s  ?) D$ b3 o3 u! G, s類比電路是要MOS上不要被跑線還是訊號線(MT)不要跑線經過??
作者: ivor999    時間: 2011-4-1 11:22 AM
很多layout上的不成文規定都是為了彌補製程上的不足,隨著process進步也替layout省了許多麻煩.5 }  x1 N* ]0 p. ~# b
反而是ESD & latchup 問題則因製程越來越小而更顯得嚴重.基本上你的IC毛利夠高.你就認真點多花點時間和chip size.如果只有十幾二十%.甚至不到.那.........能省則省吧..........
作者: 吳龢峻    時間: 2011-4-1 04:37 PM
要看電路的Function為何? 能把電路做小也是layout engineer 的能力之一.



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2