Chip123 科技應用創新平台

標題: Assertion [打印本頁]

---

作者: waynez    時間: 2006-11-6 11:29 AM
標題: Assertion
大家對assertion的看法是怎樣
( a4 b2 U' o( h' Y, _5 _, I& Y
9 ]# B/ Z" C# j- M& v5 e$ ^還有大家知道Systemverilog assertion 或是 PSL嗎

---

作者: richc    時間: 2006-11-8 09:34 AM
assertion簡單易寫
5 w1 p9 B3 e- a9 g9 i- x+ S6 |而且可以加快找到BUG
" N+ y9 k- e6 f/ H+ |4 {目前市面上已有許多相關的TOOL可以使用
/ O+ U. c' w' Q, a
) F$ o6 Z! n  [* }8 _7 L目前SystemVerilog Assertion 已經是IEEE1800 Standard, 三大simulator都支援
3 h0 X% Q& C! }8 B' S. N: C5 VPSL主要是由Cadence推廣 所以NCSim support

---

作者: yhchang    時間: 2008-2-15 12:50 AM
標題: 回復 1# 的帖子
assertion 的寫法雖然簡單
可以用來除錯
2 K# u; f5 \7 J但是對  Logic synthesis來說
0 w. _7 [6 t- T8 p- a卻是絕對要避免使用的語法
3 V' `9 M- w, ?: q9 D使用之後 Design Compiler會不知道 該把這個描述 合成為那些Gate?

---

歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)

Powered by Discuz! X3.2