標題: 聯華電子與Integrand進一步合作，強化90奈米與0.13微米RFCMOS設計功能 [打印本頁] 作者: chip123 時間: 2006-12-8 02:26 PM 標題: 聯華電子與Integrand進一步合作，強化90奈米與0.13微米RFCMOS設計功能 聯華電子與電子設計自動化軟體公司Integrand Software，今日(8日)共同宣佈，兩家公司持續強化進行中的合作，為使用90奈米與0.13微米製程的射頻╱混合信號IC設計公司，提供新的進展與更佳的功能。在創造Metal-Oxide-Metal（MOM）電容器與電感器的可定標模式上，採用了Integrand的EMX與 EMX-Continuum工具。這些可定標模式連結Optimum Capacitor Finder（OCFTM）與Optimum Inductor Finder（OIFTM），都屬於聯華電子晶圓專工設計套件（FDK）的一部份。 b3 T5 r j- b. V! ^1 M0 o
3 }4 n' d8 g# o+ h) D% R [4 ]
“我們很高興與聯華電子擴展兩者的合作關係，以提供新的設計工具與精準的模型給RFCMOS設計公司，”Integrand Software公司的總裁Sharad Kapur博士表示，“現今電感器與電容器的可定標模式可涵蓋0.13微米與90奈米製程。針對聯華電子MOM電感器的新可定標模式與Optimum Inductor Finder（OCF）組合成獨特的解決方案，能解決電感器合成問題。”. j$ h4 a$ b R5 Q6 l
& E% ~; v- U+ U, p" ^" h6 h1 f
模型準確度已經通過驗證，只在感應係數與電流容量測量的幾個百分比之內，更敏感的參數如品質因數（Q），也已通過驗證。除此之外，在聯華電子FDK中也已建立了介面，可以直接存取EMX模擬引擎。這不僅提供了設計公司從聯華電子設計單元資料庫中，在實際電路環境（被其他元件與互連系統包圍）下模擬元件的能力，也讓設計公司使用聯華電子通過驗證的製程技術檔案與Intergrand公司的EMX，來自行展現其客製化的設計。此外，EMX中新的DFM分析能力，讓設計公司得以研究製程變異的不同影響與參數良率的最大值。 9 M$ o9 G! E) {: S 8 Z6 v6 t, ^/ S/ {* k; H9 QIntegrand公司的OCF是一個以GUI為基礎的合成工具，目前已經應用在FDK中，讓聯華電子的客戶能獲得他們需要的感應係數，並且在品質因素和面積間取得最好的平衡。這些模型非常準確，並且通過矽晶圓測量的驗證。這些模型同時也包含無作用填充與基板耦合作用。與OIF類似，OCF與FDK的整合能提供逆向注解，以驅動聯華電子的Schematic Driven Layout。此外，Spice模式參數成幾何級數增加，能讓電子設計自動化工具－佈局寄生擷取（LPE）工具自GDS資料庫擷取post-layout模擬的模式參數。 ; R1 g" c3 v+ R* b7 p* \$ A$ ?; n$ t- y$ p5 F/ u, q, U" n
“於我們研究室進行的實驗，顯示這項工具在不同的設計空間上的準確度，”聯華電子系統架構設計支援部門的設計工具支援與DFM副總葉隆慶博士表示 ，“在FDK中OIF與OCF的整合，結合經過驗證的可定標元件模式，提供獨特的解決方案，讓我們的客戶可以在極短的時間之內，直接合成例如電感器與電容器等最理想的被動元件。我們客戶的電路板設計與執行效率，都將因此獲得提昇，也會加速他們產品上市的時程。” {& g J& a4 y" m- d0 G( E1 @% ]8 I, a, l' w2 J
計劃重點：! S; t; [1 N' D0 X# X/ j
- \1 c( H; x$ `
EMX-Continuum: UMC used the EMX-Continuum software to create scalable capacitor and inductor models that have several important features:3 {- _' T# P2 [0 j
•The scalable models are standard RLCK Spice which guarantees correct noise modeling when doing Spice-level simulation.) H0 E; ^" y' Y
•The models are directly interfaced to the Optimum Capacitor Finder and Optimum Inductor Finder GUIs deployed with the FDK for easy use. : h, F8 Z: M2 s $ b+ _- X0 n0 [( V# UEMX: EMX is based on the Fast Multipole method combined with a patent-pending approach to recognize geometric regularity in IC layouts for efficient electromagnetic (EM) simulation. EMX exhibits several important features:7 x/ `' N3 K$ Q& A: L6 E8 J: G
•UMC has found that the simulation of its capacitors takes only a couple of minutes for a full broadband sweep. , }2 p6 c: q" C! p$ {: R6 `•EMX automatically handles metal bias, substrate, vias and dummy fill; all features that have a dramatic impact on capacitor performance. 0 Z/ ^$ [# n; b+ w•EMX works directly off the final mask layout and handles features of UMC’s layouts such as slotting rules and via arrays with no manual editing. , b/ R3 F5 d$ ]3 b0 U& e3 r•EMX can now be accessed directly from the FDK for simulation of custom designs. m) `: H: e+ A# m B•EMX can do variational DFM analysis; this includes accounting for process variations and metal layout variations to maximize parametric yield. ' z1 d0 }8 Y$ D3 J# k4 \, ~! w$ c, h o4 R
About Integrand Software, Inc. - E9 O4 G3 M- m! G3 @1 AIntegrand Software, Inc. provides electronic design automation (EDA) software for high frequency, RF and Mixed Signal integrated circuits (ICs). Integrand’s customers include foundries, semiconductor design houses, and individual designers. Integrand is creating unique tools for the analysis and synthesis of IC and package designs. Integrand’s patent-pending technologies allow designers to accurately and efficiently simulate the behavior of passive components and interconnect. These capabilities shorten design cycles and let companies design substantially better products with less risk. For more information about Integrand, visit http://www.integrandsoftware.com.作者: jiming 時間: 2007-10-15 11:21 AM 標題: 聯華電子65奈米RFCMOS製程已準備就緒 目前有多家客戶投入；提供基礎設計單元資料庫、IP以及晶圓專工業界第一個變壓器設計單元資料庫+ Q/ W: x f3 F& z9 q$ ^
3 U; [% n# ?* j0 g2 U聯華電子今日(11日)對外宣佈，其在65奈米RFCMOS（射頻互補金屬氧化半導體）製程已可接受客戶的設計導入。這項製程是針對次世代的無線系統單晶片（SoC）應用產品，包括WiFi，WiMax，無線USB以及行動電話，目前已有多家客戶投入。這項先進的射頻製程是由聯華電子65奈米標準CMOS邏輯製程中衍生出來，而聯華電子的65奈米標準CMOS邏輯製程早在2006年即通過驗證，目前已有多項不同客戶的產品量產中。這項射頻製程與聯華電子CMOS邏輯╱混合信號製程完全相容，可以輕易地與不同的SoC設計整合，例如混合信號、記憶體、類比以及射頻元件。. O* a" d: P, e" N! \+ B O
, f' C' X' t" p6 d- F. R聯華電子市場行銷處副總鍾立朝表示，「聯華電子的65奈米射頻製程經過最佳化，能在更小的體積內，驅動今日需要更多功能與較低功率消耗的精密無線元件。這項與65奈米射頻製程一起提供的SoC解決方案套件，不但對於新設計來說非常理想，同時對於那些想將現有產品提升到次世代製程，以獲取先進製程的高效能優勢的客戶來說，也是很好的選擇。」0 u7 k [# P3 Z3 y
8 y# R* `6 O/ @. U1 t# |# d! B
聯華電子的65奈米射頻解決方案具有完整的功能，包括基礎設計單元資料庫，IP以及晶圓專工業界第一個變壓器設計單元資料庫，協助客戶加速他們的設計導入程序。完整的產品特性分析報告，不協調模擬的蒙第卡羅（Monte Carlo）模型，先進高頻雜訊模型以及具有射頻SPICE模型與ESD手冊和支援、補充65奈米射頻製程的晶圓專工設計套件（FDK），都已準備就緒。8 B: i8 V/ h! Q) R; I% z
) j4 _/ S7 e% r$ d. P$ A( o一旦客戶的65奈米射頻產品達到可生產的階段，聯華電子在65奈米標準邏輯製程的量產經驗便能快速導入客戶的生產。2005年6月，聯華電子是第一個為客戶產出65奈米產品的晶圓專工公司，目前則有11個客戶採用65奈米製程、超過30項產品正在進行設計定案。超過25項產品已經獲得驗證，7項產品已經進入量產。聯華電子兩座先進的12吋晶圓產都已投入65奈米製程的生產。作者: chip123 時間: 2007-11-12 01:13 PM 標題: 聯電與新思共同推出65奈米參考流程 採用Synopsys先進功耗管理及DFM等解決方案* w+ `6 x% B) V1 V2 D5 X
1 m9 x' x9 W2 K0 _& C( W5 O
全球半導體設計軟體領導廠商新思科技(Synopsys)日前宣布，已與全球領先的晶圓專工廠商聯華電子(UMC)合作並共同推出一個65奈米具層階架構(hierarchical)與多重電壓(multi-voltage)等特性之RTL-to-GDSII參考設計流程(reference design flow)。" l" b& W Y3 E6 w' S. E
- q$ d+ m- O) I, ~此流程是以Synopsys的Galaxy設計平台為基礎，其中包含有IC Compiler布局與繞線解決方案，及Design Compiler Ultra topographical synthesis之解決方案，可提供先進設計執行(design implementation)完整的支援。主要功能包括對multi-voltage設計與power-gating之功耗管理，可在某些特殊的功能下關閉晶片中未使用到的區域，以達到減少standby leakage的目的。而IC Compiler所提供DFM之critical area analysis (CAA)效能，可決定影響整體設計成敗的random particle defects的可能範圍，讓設計者在面對高良率損失的設計時，可以辨別出設計的架構並在投入製造前即加以修正，因此減少功耗並提升良率等，而此二者正是65奈米設計上主要的挑戰。3 }6 g2 G6 O0 v