Chip123 科技應用創新平台

標題: 如何透過DC找出跨不同Clock Domain的訊號 [打印本頁]
作者: nemo    時間: 2007-2-23 10:44 AM
標題: 如何透過DC找出跨不同Clock Domain的訊號
Dear Sir,
- A$ U. e0 k* q8 K# {
8 Z* _6 D* Q' g為了防止設計中的失誤發生，我必須確保每個跨不同的Clock Domain的訊號是否有經過特別3 k& t% Z( E/ D* ?8 q% Y
處理，或者訊號本身就是一個False Path，旦先決條件就是我必須先將所有這類型的訊號一一: a" d5 C" p  K3 @" A
找出確認。& A% H9 q5 F% u4 N. u3 [) I' X0 t
有誰知道如何透過DC找出相關的訊號，或者你們知道利用其他EDA工具幫忙尋找，請說明如何# Y6 P+ B4 ?: K5 w) Q% l
使用？
# A4 A2 v# x7 ]* O  r2 T謝謝！
作者: masonchung    時間: 2007-2-23 12:12 PM
您可試試 Mentor Graphics 0-In® Clock-Domain Crossing (CDC); x! D5 K+ V# \
利用其中一項功能：Automatically identifies all clock groups, derived and gated clocks in the design1 w- Q9 d$ ~: @2 B" @
http://www.mentor.com/products/fv/abv/0-in-cdc/% B8 z6 j/ [0 u1 n1 m" d8 C+ M

- L$ a  @5 R$ l' E5 ?8 u; s[ 本帖最後由 masonchung 於 2007-5-16 10:50 AM 編輯 ]
作者: hsd123    時間: 2007-5-21 02:37 PM
在 SpringSoft 的 verdi/debussy 中也有 clock domain 的分析,. x7 x3 J$ ^* U) l# B
可讀入 sdc file 來設定 clock,
  L0 V! Z& P: g- u/ ]5 G- ^! a可瞭解 clock domain 也可 check synchronizer...
作者: masonchung    時間: 2007-5-30 11:53 PM
hsd123 大大. d" y& m2 C7 q% U2 S+ }) b' y% K
要讀入sdc file  c+ B+ r2 k" O% p0 w# B
這個是合成過的gate-level 設計才能用的分析方式嗎
2 b; E& U( d7 H9 {不過這是最新的 verdi 才有的功能嘛？
; i( r! S5 i( [: v- I
- l2 K- t- b, V+ W9 d6 Q[ 本帖最後由 masonchung 於 2007-5-31 09:50 PM 編輯 ]
作者: Huay    時間: 2007-5-31 12:59 PM
Cadence 的 Conformal CDC 提供 clock domain crossing check 的功能.- c' k# R' _7 v7 b1 y% W
可以在 RTL level 便讀入 SDC file.
# p6 F# x; Q. h5 z也可以從 gate level 來做驗證, G: I$ R8 ~5 D4 @
檢驗 clock domain 是否完備. & B% ~  e0 P% F9 W9 h/ `2 s9 i( y. T
是否有遺漏的 clock 宣告或不適當的 clock 宣告.8 ]6 X  O" }" n9 A! Q/ g, `' R
除了使用者自訂的 synchronization rule, 亦可使用 Conformal CDC 內建的 synchronization rule.
( h& b! j  [. v2 I' w+ a幫助使用者在剛開始建構環境的階段快速的完成檢驗.
& c1 N9 G/ M( X9 `; K6 q" w/ OConformal CDC 也提供 convergence check.
作者: hsd123    時間: 2007-6-6 04:11 PM
標題: 回復 #4 masonchung 的帖子
RTL & Gate-level 都可以,
& E3 X- d6 P, s/ j不一定要 sdc file(=>方便設定), 可以手動設定或讓 tool 自動 extract,9 `$ U, _4 C1 o6 P0 ~; Z
新版的 debussy 與 verdi 都有 clock 方面的分析,
' `& q$ X  ^4 d其實跟 Huay 提的 Cadence Conformal CDC 功能類似.
作者: jerryyao    時間: 2008-1-29 02:34 PM
標題: 回復 6# 的帖子
請問debussy是從哪版本開示提供clock 方面的分析的分析，54V6有嗎
作者: chienw    時間: 2009-4-10 03:06 PM
看起来现在大部分人都靠EDA工具解决问题，我们以前都是通过使用一个专门的sync cell来做domain crossing。每个cell instance会用一个特定的命名方式(例如sync1, sync2, etc)。这样一下就能把它们都找出来.



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2