Chip123 科技應用創新平台
標題:
歡迎參加微處理器知識有獎問答?!
[打印本頁]
作者:
chip123
時間:
2007-3-6 08:46 AM
標題:
歡迎參加微處理器知識有獎問答?!
SoC架構設計師,你認為IP驗證將在哪個層次進行? 凡能針對以上及以下問題提出你選擇、開發過的經驗談「知識」見解,重重有賞RDB!
: V0 ~8 r0 D3 W6 O+ S
u4 b' ~) x& Y& a! n" Q
1.SoC設計經常會用到IP硬核。請問硬核生產一般採用哪些工藝?
4 v7 d: ~1 x& E# B, a/ v
a. 0.13 nm G TSMC
7 x* j9 {4 Y: Q% e$ o" m
b. 0.18 nm SMIC
) c! R$ T5 z* f& s
c. 0.18 nm TSMC
! D- ^5 v3 o/ X, A
d. 以上全部
; k! T4 i2 @5 Z& y/ Z1 }# }8 L3 Q
) D; p2 j: x, F7 b/ ]
2.對於想把MIPS內核集成進一個可擕式設計的SoC架構設計師來說,什麼是他最主要的考慮因素?
7 @- I6 C9 \; j8 K: z
a. 性能
( Y" X# R) O R; M0 G7 L+ p, {) k
b. 面積(價格)
% f( j: r! @5 K3 {5 k0 L
c. 功耗
% w5 g5 a. s5 O/ [' Q8 u8 S; Z
d. 以上全部
2 F- Z2 {8 ?7 l- O7 m d' b
' m7 L( _7 z2 g4 e
3.MIPS維護哪種RTOS核?
) c2 F: \7 p+ s$ B* K) b
a. VxWorks
3 q6 R6 P1 x2 ]) U: z, H
b. Windows CE
# C) G5 c5 o) Z: o' O( k
c. Linux
3 N4 q) ?5 i# ]; |" I
d. Nucleus
( n3 ]+ e: j# Q% Q( T
7 {4 b7 R7 H8 P% K% u6 w2 n* N. n1 p
4.一半以上的SoC開發系統成本消耗在哪里?
) e4 L$ c. q8 P6 a
a. 架構
6 U& H% N9 I0 S
b. 驗證
Z4 a# L( ]$ E$ n* F
c. 軟體
$ J4 m+ c. o8 m5 L$ J9 ^8 X
d. 確認
作者:
jimy
時間:
2007-3-9 11:37 AM
1. 現在成熟的製程應該都是用0.13~0.18了. 所以除了價格外應該沒什麼區別
4 t, c2 s1 E' I3 C3 n
2. 我想對一家設計公司來說, 面積價格應該才是最重要考量吧.
! ^/ r0 _9 u" `5 e" X6 p9 U/ ~
3. 沒用過 MIPS
: C4 |2 m& o. Z n( p7 [
4. b 吧. 我想不只SOC, 所有的設計都是吧
作者:
september03
時間:
2007-7-26 10:46 PM
1. 早就該 0.13um了. 0.18um 已不符成本了.
" U& Q, a! r) b" P4 t9 a* ^
這個題目單位還弄錯, 應該是 0.13
um
or
130nm
.
! h6 N4 g+ F5 q- q
- [: {# ?0 m2 p" ?- s
2. 這題目是雞生蛋 蛋生雞的問題.
( m. M% q O; c$ I* h/ V8 `/ p4 c" ?% Q
功能少自然Die size 就小, 功耗也就低.
v" Z" D, _/ y* M; f
同樣的製程 縮小面積的方法有很多. 量大就會划算.
' W8 A1 P; q# O" \& G
重點在
可擕式
; I( E; a1 T5 P% P0 f% M6 A
可擕式的SOC 功耗必須很低, 否則再便宜也沒人要.
" }! p' G J$ S0 N4 C; N
& H* N3 X: a/ ?
3 OS 最常見的是 Linux or Linux like. 如uClinux, eCOS.
; z# O3 A: P- F6 D1 u1 Q
Nucleus and Vxworks 也不少. but need royalty.
1 Q' C1 V$ C4 F. U
別忘了還有 WindRiver
+ Z1 e, A5 S# _! p8 v
6 b3 o/ R7 Y; X( U- n
4. 當然是驗證. Test plan 也是一家公司的 KnowHow.
作者:
stanlly9
時間:
2007-11-7 11:24 AM
1. 0.13um製程
$ n( i- \( X) Y- e
2. c. 我認為可攜式產品功能只要到位即可,因此功率消耗(續航力)將會是主要賣點。
y9 r0 a5 z0 e9 c* x M& e3 l) X" D
3. Linux
! E6 N" b; W2 f" b1 a
4. b.驗證
- e; ~2 r; `- g5 _ ^$ Y8 ^
因為SoC Design的發展具備一定的難度,因此Design flow
; S: g( } u; w2 ^) n. z. f
也由傳統的Waterfall Model轉換成為Sprial Model
8 N4 { m: X$ x, t$ J$ [. z$ e9 q
必須要同時再多的Level做設計、驗證的工作
; F1 H: d) q' z( U- d$ l9 v
如此才可以降低開發中一次iteration的iteration bound
' f# E1 b( n& Z( M. y
(iteration泛指當某個flow出了錯之後要 回到某步驟重新來過)
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2