標題: 很怪的layout的錯誤！ [打印本頁] 作者: jine608 時間: 2007-3-27 10:19 PM 標題: 很怪的layout的錯誤！ 最近小弟在玩layout（自己亂玩）！ - D d9 Y) F) {( U不過，在virtuoso編排！ " d: ?$ H6 i, q- ~" _但是，在驗證方面出了問題！ # C2 [; K# |: c; G所有pin腳和接線全部都驗證ok！0 f9 V+ u, B$ R: [. H
但是，只有一個錯誤！' N$ Y( ]) U& v z
就是無法打gnd這個pin腳！0 P ?3 e* n. x+ ]% w g
只要打上去，在LVS方面就是無法驗證，2 F- O+ T3 [8 Z# o% A6 `# Q
以下是我所看到的錯誤！& Q5 e4 Q5 i. ]( T6 @
請各位前輩給小弟新手我一個答案！# }/ @ T& k! B8 }6 Z9 ^
是否可以寄信給我！感激不盡！ ( q, W: |2 Y$ A; ?7 X) w小弟的信箱====>jine608@yahoo.com.tw / f, j; a! c: m# h5 {4 h) a5 E+ ~' i* D. g
LVS方面所出現的錯誤！" M( n: m; @* O+ c# d
ERROR:check aborted due to pwr/gnd problem; see report file : VCO_test.lvs.report+ h" e9 H! Z. O9 M0 s
ERROR:check aborted due to STAMP discrepancies ; see report file: VCO_test.lvs.report $ h1 w1 V3 ~! r$ d [; P0 J( l***Galibre finished with Exit code C; N) u8 m5 x
& V' a+ _9 U+ S4 W. L+ C以下是VCO_test.lvs.report7 Q% P1 D: E, p5 @) ~
Extraction Errors and Warnings for cell "VCO_test.calibre.gds" 6 x4 V6 q* S' e6 H2 j6 g; N1 M+ a2 [--------------------------------------------------------------- - q5 b7 j. [3 i3 s! e9 x( O( ~9 g& A
WARNING: Direct connection between different ports: 6 n* H M& I! v D$ M Port names: gnd gnd X" P$ F- b& d: ~$ S8 L7 G" m
WARNING: Direct connection between different ports:3 o) F5 Y, O+ U' s% X5 F9 B" d
Port names: Vplus Vplus 5 D: |3 S8 k' `9 SWARNING: Direct connection between different ports:9 @6 I- v6 i9 ] @
Port names: Vminus Vminus + Z% S. ?$ S% j6 \4 }1 X0 h" qWARNING: Direct connection between different ports:6 w5 ]9 k7 s, Z' M1 g- `
Port names: vdd vdd 7 |0 H: C/ I+ o" Z- P3 Y
WARNING: Direct connection between different ports:! w- v+ S$ @$ t1 ~ A
Port names: Vctl Vctl & d: D5 F' A% }5 X0 Y8 {" S * E5 A; N& a; H8 L- F. s8 \
, I; g a1 I; X8 Q) r ! M8 i/ V P0 V. w( p7 _% _! GConflicting connections STAMPing layer sub:2 by layer psub. ' U, T# [1 T1 l Location: (-247.595,2.410) ( _4 m, e1 M& M9 y Nets: 733 gnd作者: wlyi0928 時間: 2007-3-29 04:12 PM
能否請問一下...您看起來是在學校使用CIC提供的佈局及驗證軟體,不知道是這樣子嗎? 1 r3 K6 G2 F# j, m* J又,請問您是用哪種製程呢?9 X9 L& m3 `" [+ V7 m1 y/ r
[. i, M0 N2 c+ O
看您貼在這裡的report,感覺上Calibre LVS並沒有跑完,3 y& [) V' C2 A/ ~1 A- p
因為這兩行:"ERROR:check aborted due to pwr/gnd problem; see report file : VCO_test.lvs.report6 _+ d3 N3 z* w) m: E
ERROR:check aborted due to STAMP discrepancies ; see report file: VCO_test.lvs.report" ! p8 \; O* I* ]) S( p; k都顯示了check abort的訊息. 5 d) Q6 I. N& \7 `' ]& ^8 w% V% |另外,在extraction errors and warnings 也看到與gnd相關的錯誤訊息,* t# V& B# m- ?
老實說,我大概有往一些錯誤方向做猜測,只是可能需要更多資訊才能找出到底問題出在哪裡.5 ?0 R' o1 l. R2 E) q) N4 `' B3 x
若您是使用CIC提供的TSMC 0.35um, 2P4M Polycide製程, : h0 O' {, v9 L! U且若是您方便的話,是否能請您把該電路的gds file,用來驗證的Calibre LVS command file,和電路的netlist file寄給我, & `& ?2 h) u. \! b) w/ O那麼我或許能夠幫你轉gds file進來看看問題在哪裡, 再給您回報, 不知您覺得如何? ) M1 b$ V! j3 k: J / C; @* T- Q, z- j+ \' k7 ?若您使用的並不是以上我所提到的由CIC提供的製程, / m, G% L# y8 |) Q8 @ H+ O, f那...我再想想辦法,看如何能提供你關於此問題的解答.- v p; Y+ H2 d
$ `1 J+ x) \2 S
嗯...我不知道在這裡留下我自己的email address是否會違反版規, ' ?* b5 p* {/ F8 Y5 e) u" q" Y所以我暫且不留,若您覺得我以上的提議可以接受的話, . l; A, A" y5 f* x$ S7 a. ~! l請您再留言告訴我,或許我再看用什麼方法私下給您我的email address. : W F9 B# s$ N7 x4 l/ }2 j希望能對您有幫助.; t# J# [% H% I: T! H/ [5 F
) F. h8 c& ]1 z9 s) w% e
p.s. By the way, 我現在是學生,之前曾在業界服務過約兩年,因此在Layout及Layout Verification方面的能力雖然不是頂尖,' `* I6 j' @" K
但至少目前我在學校實驗室裡還沒有遇到我不能解決的問題.. K, Y, l( }/ c2 W& S) u
另外,我想您也不用擔心您的電路資訊會被洩露出去,我只是純粹想看看有什麼地方可以幫忙您的而已. ! F( |. \# d6 I! B2 o當然,若您的問題已經獲得解決,那樣當然是最好的了. + n( g. k) [8 C# D祝您順利!!作者: cjchao 時間: 2007-4-3 01:34 PM 標題: psub shortened Looks like you have different ground pins and then they are shortened together via p-substrate.* Y: _" y g6 P, y0 S6 y! U
You could separate these p-substrate with usage of PSUB2 layer.作者: lli3793 時間: 2007-7-23 06:57 PM 標題: 樓上說的對 我碰倒過，就是說短路了 ! a( c6 \: T$ a8 [5 v- q: A你的 gnd 和別的 port 短路了，才會有這種現象