標題: IC LAYOUT人員與90奈米以下製程 [打印本頁] 作者: jianping 時間: 2007-4-11 05:31 PM 標題: IC LAYOUT人員與90奈米以下製程 最近看見一則新聞，台積電開始導入45奈米製程，不由得讓我想起前陣子看到的一篇文章，90奈米以下製程LAYOUT人員需求度將越來越低。& f8 a3 F V8 e" P' p
8 P/ p8 m' B) M# m$ u5 d% {
晶片產業已經有好幾十年了，如果我們回顧廿年前的LAYOUT圖，我們會想∼∼∼他的手法為什會這麼粗劣。那十年後的人看我們現在，會不會想：2007年那時的人為啥那麼笨，做IC還要找人製圖。那時會不會是∼RD設計完，丟進軟體∼∼LAYOUT自動跑出來了，那如果真的發生∼∼∼LAYOUT人員可能就不需要了。 8 } t: O9 O# W2 l + @. A- m K! J- a- d7 _9 s. M 你說這是不可能發生的，那∼∼∼十五年前的人會想的到今天45奈米產品真的能實現嗎。台積電做45奈米，那美國一流實驗室中會不會正在做更小的製程，還是說其實更小製程已經實現，只是因為成本不符無法商業化，我曾經在好像牛頓雜誌看過1奈米製程文章，好像是用『碳管』來做的。- M2 q6 X. y, o O+ j
/ p' L% s" K1 u' E! _4 R. z$ s
在我還在思維我未來會不會馬上失業，我就看到最下面連結網址那篇文章，他的標題叫做『你要自己做65奈米晶片的線路佈局嗎？』。! M* J f+ z8 Y V! |6 H) C
8 @' m p3 j N' O' c
我截錄一段下這篇文章內容：『大部份人認為，65奈米節點晶片設計只不過是對洩漏電流、多變性、訊號整合問題投以更多的關注。真正的變化可能是，隨著客戶自有工具 (COT)設計流程模式面臨挑戰，IC設計業者重回客製化晶片(ASIC)設計流程模式時代，做線路佈局(IC layout)設計的工程師可能更少。.............65奈米設計技術上雖比預期容易，卻因主要使用者停止線路佈局，可能促使半導體產業出現新的變化。他還認為，90奈米已出現此種趨勢，主要是因為可製造性設計(DFM)在90奈米以下遭遇挫敗。對於公開客戶必須因應這些DFM問題的製程模型與資訊，晶圓廠也備感猶疑。............』 8 ` ^5 M5 I" S% u( t5 K9 n: q" m; i$ k+ F% l" V4 V
你如果是一個LAYOUT工程師，你看到這篇文章你會背部一股寒意上升嗎？？' y* {3 _$ c; x5 i3 f w& _6 l2 w3 d: K
+ S& f( a! G0 x! |+ o! D 我們討論版有一個標題是在討論十項全能的佈局工程師，在我的角度看來，這不是一個衡量自己能力的標題，而是一個在警惕自己要不斷學習的標題。 % K! j% R( ]0 l w# r5 s( O' W' R9 f# _( ~' y1 _. k
你認為你現在做IC LAYOUT是一個高科技產業，如果你不學習，可能沒多久，你就是在做一個傳統產業的人，不用對岸的人來打擊你跟你競爭，這產業自動被歸類為傳統製造業。 * `7 I5 M' H2 B4 E d; r H- @3 L9 H8 _- o 你準備好了嗎？若你還沒準備好∼∼你要小心囉！！ 大家加油吧！！% G7 j2 C- T/ e
0 Y2 ]+ f+ @7 R/ ^7 H
5 W' y- g$ K) p5 b0 [; I5 D
參考文章：電子工程專輯『你要自己做65奈米晶片的線路佈局嗎？』 ' k- F) o- A" N' p8 p4 f網址： http://www.eettaiwan.com/ART_8800408873_480102.HTM% o. Z: l$ b' A4 n
# P; i! S9 z6 H$ x
[ 本帖最後由 sjhor 於 2007-4-16 04:03 PM 編輯 ]作者: sjhor 時間: 2007-4-16 09:36 AM
見解不錯!& Y+ h; b8 x6 B
不過 我響也不需要太擔心。% l% F6 w4 z7 _$ Q
因為 "吳重雨" 老師也從 10年前說過: 6 K9 s& v7 j# k/ ["Analog will die?" 這ㄧ句話 : S" A! T3 D9 ]' r$ R現在的 Analog 也還活著說! 1 o$ z( V$ ?: \: [5 I' ^$ s# b6 n$ @1 t0 p9 A/ p" ?2 ]
Layout 工作應該也是相同的!- _$ a' C( H0 c( x
只不過工作性質會變!+ [6 o2 t0 R( G- _! K$ ?) v$ H
* r' g4 [, t5 p" ~# G. ?但我相信 Analog layout 應該很難取代!2 j4 o$ h1 J( L: O Q8 L# a" U- A
4 {& N+ O0 i; N6 L$ W. k$ v
數位的是可以取代沒有錯6 l9 `$ G- O% [+ K+ m( C% ~
但仍需專業的比較好 * W$ R; {7 Z' F- {; l1 b W/ l尤其是這些深次微米的0 \* C w3 |( l6 K9 u
光罩都好貴 不是 designer 玩玩就可以的 ( M5 `( c. |( _* R2 e9 C只不過 layout engineer 也業一直學新的東西7 d& k8 p! O7 T) d7 J% B
否則容易淘汰而已!作者: world776 時間: 2007-4-16 11:53 AM 標題: 回復 #1 jianping 的帖子 您好.JIANPING 板主,最近一直奔波找LAYOUT工作.一直没能回复您的消息.我尽快申请MSN和您保持联系.7 O. p+ X" B5 |2 \9 `% y
我是觉得LAYOUT只是入行.万一真有天LAYOUT不行了.转ANALOG就行了.而且相信没人会在RD干一辈子的.努力转ADMINISTRATE啊.作者: masonchung 時間: 2007-4-20 12:43 AM
Physical Compiler 已經決定數位Layout工程師的前途嚕作者: jauylmz 時間: 2007-4-25 10:45 AM
其實 Layout automation 的議題也存在相當一段時間了，不過以目前看來 Digital 的方面是 ok 的$ i% g; a. [5 N5 x' B# S! `
* }3 H2 F% h% n9 b' T1 d/ U
但是Analog 就還有很長的一段路要走。% X3 E' w1 t+ z
9 K D( G! l9 D9 I4 e8 P$ N看看現在台面上那些宣稱可以 自動產生 analog laout 的 tool 就知道了。如果真的好用或是夠成熟，會是現在這種情況嗎!! ' @9 S Q/ m) }8 Y1 D! B, n3 i1 f! p; k
製程越往下走，人對Tool 的依賴程度勢必只會加高不會減少，因為Rule的複雜度已經漸漸的超越一般人可以負荷的程度了。 & O3 W* `/ r* M* v# ` T: C8 H0 ^* e
COT(客戶自有工具)的 "終極" 目標當然是希望可以一個按鈕下去就作完。不過說真的難度太高了，所以一般CAD的人員，只要能夠有助於加速作業的方案都很樂意接受， 而且目前國外大廠 45nm 都還是人工在畫的狀況下， 個人認為 3~5年內 說要做到"全自動"不太有人會相信的。 $ J3 F/ N: a- o8 l & x _' \( K0 n# D& R自動化的趨勢是不會變的，所以Layout 以後也許不用再畫圖了，但Tool 終究是人在操作的，只是那個人是現在的你還是別人!!) U: x8 l; F- \4 I& K- j