Chip123 科技應用創新平台
標題:
請教各位先進一個有關post simulation的問題
[打印本頁]
作者:
handwin
時間:
2007-4-12 02:38 PM
標題:
請教各位先進一個有關post simulation的問題
我測一個計數器例子,我先用Xilinx 的ise跑出該計數器的netlist後,到ModelSim將原始程式與testbench
3 N# x1 \: C2 L1 I1 _/ }
# A1 d& P8 {2 f) O; x
以及netlist一起做post simulation(sdf file 以及Xilinx的元件庫都有呼叫進來),但是在觀察波型的時候
4 z3 d8 \9 t( ]( j! M; \
7 c9 C+ o$ G9 R ~5 C: E6 `2 b
會發現如果testbench內沒有加上 `timescale 10 ns/ 1ps 會沒有輸出波型產生;如果加上去後才會
& M) ]0 c5 i& g9 _/ Q; i2 s
2 m4 s6 D0 m) }) F! `) a3 c" e( d
有輸出的波型產生,想請問一下為什麼會有這樣的差異呢?麻煩大家了
作者:
greatsky
時間:
2007-4-12 07:14 PM
標題:
回復 #1 handwin 的帖子
不太曉得為何你用Modelsim simulation時要把netlist加入
* a! J; t1 t1 j, N/ K/ A3 @# d, t& M" z
5 G! \% u7 B$ _8 @" w
我通常在Modelsim project中添入 原程式 與 testbench 就可以執行模擬
& v- p \9 M4 _: i3 i
在simulation環境下需給它一個timescale 以利tool去判斷該在多少單位時間下顯示其波形
/ Y( ^# l& c/ s% `* h
# S% b& v- U* @0 j) O8 c5 l* @& v. O
其實你可以去改10ns/1ps你應該可以發現模擬時的時間單位會變動
; C- i* T7 G7 r f
不過，我印象中若沒有寫明的話，modelsim會給一個預設的單位時間
9 J5 a) f5 Q: z! [% R( R5 C" E+ }
+ N8 j0 w( [9 M. B" ~1 a3 s
這是我的看法，有錯請指正
作者:
handwin
時間:
2007-4-13 09:18 AM
1.大大您好,首先非常謝謝您的解答,不過您所說的應該是功能驗證,不包含時序驗證;而發問的問題發生在時序驗證的階段.階段上有其不同的目
- _; E: h" f \1 c1 w
的.
: P4 a1 q4 s0 n$ T' u6 E$ v
2.之所以要加入netlist一起編譯及模擬是為了得到各元件的內部延遲時間,而呼叫sdf file是為了得到元件外部連線的wire load delay(我也不確定
3 J/ ~7 R9 r$ D
詳細情形是不是如此,有誤請前輩們予以指正)
- s8 O o: a& k
! y! Z1 x8 D: e5 @9 T9 [# ^
[
本帖最後由 handwin 於 2007-4-13 09:31 AM 編輯
]
作者:
tommywgt
時間:
2007-4-16 02:19 PM
我不知道你的問題出在哪裡, 不過我不管是function simulation或者timing simulation都會加`timescale 這個虛指令的, 另外ModelSim在load top module時可以指定simulation resolution, 我也會指定, 但是沒出現過你所說的問題也.
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
- s8 O o: a& k