Chip123 科技應用創新平台

標題: 遇到一個疑問,請各位先進協助解答 [打印本頁]
作者: wlyi0928    時間: 2007-5-28 01:18 AM
標題: 遇到一個疑問,請各位先進協助解答
As title./ x# v. Y' }  a* r1 v9 ^. C
目前我是個研究所的學生,4 U; r0 }0 v, F* `; H
之前實驗室裡的學弟要下教育性晶片,+ w9 N8 B& C4 w( d
看了CIC提供的TSMC 0.35 um的製程等等相關資料,
; X5 ^0 D8 v! Z+ m, `發現CMOS製程只能用來實現PNP.... ]0 Z& h' \% G! D# _
老師也不知道為什麼, 他問我為什麼是這樣哩?
9 n4 V. G3 z* A7 ]6 ^9 t$ B我也不知道...問了所有我能問的人, 大家都不知道...
3 Y  ~" I5 O+ C剛才忽然想到可以在這裡問,- W' Q! F5 g3 z% f5 n2 t% [
所以我就問了...- |3 b. o- P- q' T. b% G

& c8 P# ]- l# Y2 {為什麼CMOS製程(非BiCMOS製程哦), 只能實現PNP呢?
8 Z, S/ |7 ~, Y0 e4 C- [( M8 e' w為什麼NPN不能用CMOS製程(非BiCMOS)做呢?
% K3 Y5 I3 H: s& P- g
4 N, S* W; K  ~請路過各位先進指導!!% ^8 \. m( h! K# b
後進感激不盡!!
作者: ianme    時間: 2007-5-28 01:18 AM
..........................................
  y# D% }& a! S! Q/ T6 t6 D" @, u) E: f我可以冒昧請問是哪間學校嗎?別無他意，但是想必你們少有Layout跟下線的經驗對吧?懸賞的金額有點低喔XD，不過我是存脆來交流交流順便交交朋友的，呵呵!目前是大學生一個....唉
& q6 K& ^& D1 n  Z
, A/ V% [1 }8 W. C3 R是TSMC 0.35um 2P4M嗎?他的substrate是P，PNP是由P substrate - N well - P disfftion 組成的，所以這樣就是PNP，實際上我們在Layout的過程當中，會有大圈小(知道說什麼吧?)三圈這樣構成，所以你自己想想，如果我要在0.35um 2P4M的製程裡面要怎麼做出NPN?根本就是不可能的事情!個人覺得這是常識喔!要懂得設計必須先要懂得元件特性跟製程，不然怎麼有可能設計出高級的電路出來?
0 b8 V" Z! X; ~9 U
+ G6 a, D# m- D* k& e6 R, Z8 m另外不知道你們要下什麼樣的?不然怎麼會需要用到那可憐到不行的PNP5跟10，那兩個真的是有跟沒有一樣，就不知道你們是研究什麼方面的才會需要用到這兩個呢?目前製程管制越來越嚴格，所以可以拿到BiCMOS的話就改用BiCOMS做吧。
% K' ]3 _; ~: A+ ^$ [0 V! {" \' t2 R. c9 F5 Z; u# r
話說回來超缺乏model的，想跑個模擬卻苦無好的model，只能用那用到不能再用的.35
作者: sjhor    時間: 2007-5-28 08:57 AM
這些PNP都是製程因素所產生的寄生 bipolar!  因為它是 P-substrate.4 G. H0 g& R0 W& N
若為 N-substrate 則只有 NPN 的 device!!  這也是寄生的!!
$ ~# y1 A; S) \2 R% X4 z
' X7 r  x5 R, i8 X" E當然也會有同時存在的時候!! 假如你使用 tripple well 的時候!!. y+ P+ ?; W, I
當然  這有可能需要 Epi-Wafer 的材料吧!!
作者: wlyi0928    時間: 2007-5-28 11:27 AM
標題: 回復 #2 ianme 的帖子
嗯...我想是什麼學校就甭提了吧...肯定不是什麼值得一提的學校...
% u$ }3 A( k% k3 v少有Layout跟下線的經驗...或許是吧, 我在學校裡也大概只tape out過五顆CMOS製程的晶片而已, 當然並不算多." Y9 s/ t7 x1 |/ y: I8 q0 g% d
之所以會用到PNP, 純粹只是老師心血來潮, 因為他不知道BJT的Layout怎麼畫而已...實際上他的專業領域是測試啦...
: i3 N' j6 N9 U; G% |4 ?* `( L! r( G所以就叫學弟拿來玩玩, 只是一顆教育性晶片, 絲毫無前瞻性可言, 簡單的說那只是用來練習用的!!
- J$ K+ K, _7 x/ r) M* j1 O9 @/ z3 r' z! h# g
另外若如您所說, TSMC 0.35 um 2P4M CMOS製程以p-/n-/p+可做成vertical PNP,
& [5 ]( O+ d' ?該CMOS製程何以無法同樣以寄生的n+diff/p-substrate/n-well做成laternal 的NPN呢?. _! x+ F! M1 h
我以為這類的問題可以用Latch-up的model來看呢?  w) L% u8 m  j8 f5 O) _4 P
所以是像sjhor版主所說, 必須是有tripple well的時候, 有epi layer時才能做得到囉??
8 w! y2 T" M4 T9 z; g  V; W4 e然而若是如此, 那就不是pure CMOS製程了喔?/ P* X) p9 y/ K0 `) l0 K9 V% s
) q; y# }& Z# L+ ~
懸賞金額有點低哦? 真是非常抱歉啦, 目前剛開始, 所以沒有很多錢, 日後再補給您好嗎??2 O$ Q9 e4 A) x: h
我真的不是小氣的人啦, 只是這大概是目前我能付得起的懸賞, 請您多擔待, 感謝!
作者: sjhor    時間: 2007-5-28 12:47 PM
因為P-substrate 要接到最負的電壓!( |: H3 X2 |+ M6 Y
因為N-substrate 要接到最正的電壓!- G8 U; Z6 M; t7 _
假如你用到類似的架構  當然是可以用的!!
作者: masonchung    時間: 2007-5-28 01:16 PM
我昨天也在想寄生的Bipolar 電路7 a  j2 z9 p  g" m2 ]
先前在Study Latch-UP Module 有看過這種寄生的電路效應4 e- x. a) Q' @5 _* f
這些特殊電路在普通CMOS製程內要產生 npn+pnp 就是 Latch-up的情況0 s/ S' o) {" Y7 ?, ?
反之 應該要用 Tripple-Well 製程吧  g1 J1 D9 W) }" ^1 a5 b2 V: v
1 p" {& K4 F* K5 O4 ]2 X; Z
哈哈 我會不會太雞婆囉
作者: sjhor    時間: 2007-5-28 01:29 PM
Latchup problem?
- S9 B& u% D2 h不用太麻煩啦!!  若不 care 面積!!  所有 I/O pin 用 Double Guardring 就可以啦!
作者: masonchung    時間: 2007-5-28 01:36 PM
Double Guardring, 好方法.. 不知ESD 耐壓多少?
作者: sjhor    時間: 2007-5-28 01:42 PM
Double Guardring 只跟 Latchup 有關! 跟 ESD 無關!
  F: N6 n) L5 ~6 F! VESD 的能力與你所設計的 ESD cell 有關! 跟你的 layout 動稱性有關!
7 D4 m( W0 T- g' R3 x! T跟你所用的製程能力有關!!
$ N+ Z; l- L4 u2 D唉!  我會不會說太多了!  去看依下ESD的資料!  這可能會比較有幫助唷!!
作者: ianme    時間: 2007-5-28 06:49 PM
等下，一個歸一個探討，CMOS製程要怎麼樣在P substrate之下產生NPN?我覺得有些人觀念沒搞清楚，這根本就不可能，你在製造的時候根本就不是這樣的，這跟什麼latch up沒什麼關係，latch up是四層式架構，三層的bipolar要怎麼產生?5 O9 I/ `: \- X$ i% \( _# ~
( v# e" x+ G1 m2 Y* V
個人覺得元件特性要先搞清楚，P substrate要加上正電壓跟這些效應也沒什麼太大關係的。我建議不清楚的去翻翻元件的東西來看，bicmos的作法是不同的，他是水平軸，CMOS是垂直軸，這很簡單的一個問題，要回歸到原點探討，跟什麼效應沒友直接關係，那些根本就可以加上guardring就可以解決的!) A% \  p; f% `4 Q# a, U3 Z

. ?# Y. i9 C+ h8 T, R: s話說我都沒機會tapeout說，BJT畫法很簡單，就是三個同心的方形，線路腳接開，我想如果這方面有問題要從Layout的理論探討起，Layout是有理論基礎的，不是像小畫家一樣畫一畫喔!否則要達到最好的Layout是不太可能的。
作者: ianme    時間: 2007-5-29 08:02 AM
昨天去詢問過老闆囉，我得到答案，.35是可以做NPN的，但是...注意，但是喔，你沒有model可以模擬，因為這不屬於正常的使用方式，一般的方式他才有辦法去給你一個參數來做為依據。並且這樣有可能你LVS之類的或是DRC會有問題??這可能要做看看才知道囉。
' G8 w! d6 }" B( U8 |" r& v- E1 H+ I' x
方式就是在P substrate中，挖一個N well，然後在上面中間長一個P diffussion，並且在這上面再做一個N doped。這時候就會有個NPN了，問題在於你無法在事前知道他的特性大約範圍，所以可能要透過Layout那邊去做調整。
! o9 {4 d6 m3 N$ K* s. L3 p3 Q5 f. i. `9 M' R8 c3 k
另外關於Latch-Up的問題的話，其實到也沒這麼嚴重，基本上要產生Latch-Up也不是這麼容易的，可以的話把Bipolar的貝塔值降低，不然就是降低內部阻抗，這邊指的是寄生出來的阻抗，有關於N well跟P substrate這邊。# D5 @- W1 u0 {( Z* z3 P. K6 C5 l

' f& j6 g% ~" W+ ?! Y3 u- p假設製程允許，其實可以畫guradring到這上面，理想的話用FOX，不然也可以使用N-去圍繞你整個N well。其實我個人是覺得大可不必拉，這問題在我看起來是覺得還OK，因為你的bulk其實是p+，這樣看起來的話從上到下這樣是五層結構，而且還必須要操作在兩者皆為特定區段的時候，基本上這樣的問題實際上根本沒有，因為你是垂直結構，Latch-Up他是水平斷面的，先天上就已經不同，何況要產生Latch-Up的條件在這裡理論上是沒有的，所以是還好。8 S1 @" M& g* S" _
  m+ }4 x: G/ L, V
另外關於在參數模擬方面，可以看看技術手冊裡面有無提供單一層的參數，可以據此依照面積來推論有幾份，然後大約去算你大該有多少值，不然就是在Layout那邊去做調整。再回頭來修改模擬值。當然這是要在製程許可之下，個人建議直接打電話去CIC問個清楚。' _! O- _3 C% e: `

3 E9 Z5 G, [, {! t  ?$ ~話說我也學了些東西說，觀念更清楚了XD。人家說教學互長就是這個意思囉^^
作者: sjhor    時間: 2007-5-29 08:59 AM
在 CMOS 的 process 上做 Bipolar 還是有一些的風險存在!% Y$ T4 t) v  t7 I$ B9 h7 B
而且依定要知道這些 Bipolar 的使用範圍!!  還有整個 bipolar 的 device 架構!
6 G9 h* F7 d8 i* ^9 M" E& ?6 Y他的引電位, 其他的寄生 device 都相當的重要!' Z- e# J9 [7 G& H  |) l
所以  不注意的話!!!  這些 device 就是問題的來源!!!9 N) b8 K+ @9 D0 E/ `0 W
若是處理的好!!  其他人要抄習!!  也會比較困難唷!!8 N9 E7 Z+ D8 Y0 D$ f+ i% V3 O

. V3 m' _! z" ]9 I8 H加油唷!!
作者: wlyi0928    時間: 2007-5-30 03:49 PM
標題: 回復 #11 ianme 的帖子
版主您好:
) y+ y8 W6 e# A; h1 i! \# Z9 f! o9 }6 a/ T* ?7 P
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:* M* d8 o$ z8 N/ A4 h6 {; Z" D
"照啊!"...這的確就是我想表達的意思!!
. _6 m; f% Y( V1 ]
" ?2 ~' X/ _2 ?9 h& v+ ETSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.5 X$ w3 C* h( b3 Q
在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
" d. G4 L3 A2 ~的的確確沒有NPN的model哦!
0 ]% P" R+ b, N. M7 `& i: c/ }4 v6 S0 e3 k  _4 {1 v
另外, 關於latch-up的model...我的意思其實與latch-up本身無關,7 j6 a1 ?; v& @4 I
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,
! m- U9 q8 r. g, z; D8 Z- W1 m那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
7 r9 p) `1 ?5 p. G我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.$ v3 p  Y! B" d3 v; U. }1 U
其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,* l' n" v1 h# ]
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"* e  D* [8 {& A0 `9 T
就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...2 G1 h7 ]( h$ ]1 V
感恩啦!!: r& [3 |4 ?& l
4 y$ j. {& m- J# b+ `9 |/ w+ n
幾年前我尚在業界服務的時候曾經畫過BJT,' m3 x$ R. I: G9 V
雖然頻率不高, 但大致上的架構也還記得.
0 g6 v- o5 ~! q& b所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
5 {6 k' Y# e& ?+ v) d可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
5 `1 X$ \  B' N所以用到的製程都是可以做PNP及NPN的BiCMOS製程,; F, f# P/ D+ q' ?1 V1 w/ s2 {+ G
當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?* W# Q- Y- h6 j7 k, u4 G% K
後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,4 Q7 [+ C9 W& O0 i$ B. b
因此發現實驗室裡面很多東西都很..."返璞歸真",+ O/ t6 a/ R' U8 M
什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...2 v  f  F# ^& O- ]

8 {) q+ J" q! Z: y2 S當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,
7 _$ w% [. B( C) ^  A: W而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
# U# |% s9 T* P1 x9 B6 jresume連看都不看就reject了的原因吧.
% O, S  L: g, I1 b7 y( P- j( k而這也是為什麼我踏上這條路的原因...8 C( h7 m" T# |: o$ `- b
我只能說...這真是有夠辛苦..., |+ l+ q/ o: ~' T3 p& p
  O( N0 P) n8 @) @
從各位版主這裡學到了很多東西呢!* q; D: L7 E. Z' T* r9 s% [4 r
希望自己也能早日為大家貢獻點什麼...
. }/ g6 Z# S, W) ]) s" D+ F1 G( H5 \
謝謝各位先進的幫助!!
作者: young000    時間: 2007-5-30 07:26 PM
要有提供  DNW 的製程,才會有 NPN 可以用, .35 這麼舊的製程就不用想了,沒有 model 可以做 simulation...想看看用別的架構來實現吧. 而且就算有提供,其  design rule 是非常嚴苛的...
作者: ianme    時間: 2007-5-31 10:57 AM
沒有model做simulation還可以透過post那邊去修正，未必就不能做了，個人確定是可以實現的，也希望我的回答wlyi0928能滿意^^，但是非必要不建議這樣做，麻煩，真的要下還要去註解之類的。3 U0 R* y7 g! F/ M

% d$ M+ G/ C% L' Q8 q7 D學東西不分年齡喔，就看過五六十歲的人也回來上課說，只看身段放不放的下，做學問只有達者沒有長者。否則已年紀論可能我還要叫wlyi0928您一聲大哥@@，每個人缺乏的不同，互相求進步。
作者: b9204007    時間: 2007-5-31 01:52 PM
標題: 好的研究生要懂得變通！
現在TSMC 0.35um 2P4M CMOS 的新製程是使用P型基板(P-Substrate)而且P型基板會加到電源處，又本製程只提供挖N型井(N-well)製程，所以根本沒辦法做成好的NPN型的電晶體，上述前輩說寄生電晶體的設計其實並不可靠通常我們不會將寄生電晶體當成我們真正的電晶體來使用，而且距離是關鍵的大問題除非非常近否則其未必就真會形成電晶體的效果，通常在考慮缺點才會考慮寄生電晶體出現所以必須要分析考慮！但是可以做成PNP型的電晶體，因我們都知道雙極性電晶體的射極必須要高濃度(重摻雜)才能形成射極，在P-Substrate上挖N-well再到N-well上長P+不是就可以形成很好的PNP型的電晶體嗎？- ]7 W) B# c6 P$ N
好的研究生要懂得變通，只要是NPN型的電晶體的電路可以完成電路效果，同樣的可以將其改為PNP型的電晶體電路，只需將配置及加壓方式倒過來即可完成你所需的設計。
作者: ianme    時間: 2007-5-31 07:07 PM
標題: 好的設計者要懂得變通
NPN是可以做的，也有人實際做過，實際看過有人做出來過!研究要實事求是，有什麼就說什麼，何況有些設計是很難更動成為PNP的!只要不要讓外加電壓打穿接面，距離靠近又如何?何況NPN的作法距離才會靠近，PNP的話反而更遠，這邊根本前後矛盾!
3 o' R7 z/ q8 q3 `
9 i9 Q) s8 U& r  I請詳細的研究一下製程怎麼做!今天就是本來有PNP 5跟10，樓主所問的問題點在於為何只能使用PNP而非NPN?對於研究生來說這類算是基本常識吧?有修過半導體物理的這邊應該都算還好。變通就是在製程標準之下還可以達到別人做不到的才叫變通。做不做的出來這是一個議題，好不好用還是怎樣的那是另外的問題，何況少量之下這樣的方式算是可以接受的，如果說整片上面都是這樣的東西那就要考慮去改用製程。
6 J, Z* o* |, z; ?" j
& F) M! Y5 ~7 k1 O$ K研究就是找出問題並想辦法解決，同樣都是設計，有人去投片成功，有人去投片失敗，我們的Fab就會說失敗的人就是不會設計，但是今天不一定是設計上有問題，可能設計上真的就是沒問題，但是製程變動率過高，之所以要徹底了解製程與model就是要去遷就它，唯有如此才真的能設計的出高水準的電路，若是Spice跑跑然後Lay一下然後萃取個參數再回去修改一下就OK的話那全天下都會設計了，還學什麼IC Design?順便再說一下關於substrate接電壓的問題這是屬於另外的議題，Bulk-Driven這邊的。CIC的講義裡面也有談到PNP跟NPN這些虛擬製程的問題。
+ Q: m; I9 I) P- s6 T$ O
( g) @' t+ U4 K% x6 A3 o[ 本帖最後由 ianme 於 2007-6-1 12:34 AM 編輯 ]



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2