Chip123 科技應用創新平台

標題: 现代的高压ESD [打印本頁]
作者: amanda_2008    時間: 2007-5-30 10:24 PM
標題: 现代的高压ESD
最近要用到现代的高压ESD，有谁可以提供一些参考吗？' T( V: i& G1 n0 ]' r
因为现代那边没有提供高压的ESD rule，自己画的时候不太敢随便画，，
2 v- w+ Q. a; B$ u4 |7 K# Z( V希望有经验的前辈能给点建议，大致的rule可以建议一下吗？
作者: cuban487    時間: 2007-5-31 08:22 AM
可以請問一下你所指的高壓ESD 是幾KV阿
* B7 G8 G  L; ?可以盡量寫清楚嗎...感謝
作者: amanda_2008    時間: 2007-5-31 02:14 PM
標題: .........
我想先問一下阿，平常的工作電壓是20v，那對於ESD的畫法應該也會有差吧？
" `% y  K  `& b, }& d, I我的高壓是指芯片平時工作時的電壓是20v，而ESD的承載電壓，
- x- i8 |+ @& i( D* N: l  Q( F是HBM2KV，MM200v，2 j. F# v+ L0 H
如果能給我一個答復，我感激涕零，
6 Q, C& w$ f7 O" _7 Y" N9 u但是不好意思，沒有米米的回報，因爲我的已經是負的了
作者: sjhor    時間: 2007-6-1 08:56 AM
其實用普通的 CMOS ESD protection 就可以唷!!
' R9 k5 _% f& e6 Y" D7 H- \PMOS/NMOS 的 diode 就可以了! 10V/per 1um width 應該就可以約列算出你所需要的 size!!, d( r" j8 D8 {* C; t/ X
再加上 VDD/GND 的 ESD Clamp circuit 應該就可以了!!0 Y$ u' I6 R; ~! t% t" G
不過  大部分的人 PMOS/NMOS 的 size >=300Um,  以3KV來設計比較好唷!!
作者: amanda_2008    時間: 2007-6-1 01:57 PM
標題: 感謝
呵呵，謝謝版主同志，
7 h0 o6 c% a9 S不過不同的工藝，我是怕ESD的rule待會不滿足，5 v# r1 l  s1 S' k4 R' h5 [, X
比如説D端contact到gate poly的距離大致怎麽來決定，) G2 \2 d( A$ F* Z: v
D端或者S端到guard ring 的距離我又大致可以設為多少呢？
' V. W- W& N6 f, ~- C雙層guard ring之間的pitch又是多少，然後guard ring的diff的寬度要多少呢？+ [( D! }, _  w) l
版主同志，麻煩你再告訴我一下哦
作者: teaman    時間: 2007-6-7 06:29 PM
標題: 回復 #5 amanda_2008 的帖子
請您先告知大家，您要下的fab是哪家，什麼製程(process)，這樣才好回答您。
5 k8 o% N3 ~; k. O' C: l% v每家的參數數值都不太一樣。. V" m3 I0 ?7 ~0 A. r
* H" M% f% p' ~5 L$ G# y5 F- p3 n) E
如果您手邊有該家fab的design rule manual, 裡頭應該會有ESD design rule。
作者: m851055    時間: 2007-8-1 09:18 PM
一般代工廠都有ESD rules，只要照話就好了，或是請帶工廠提供也可以。% S9 \! c& E7 @. N" Y) \' k

. \# \3 s7 T' O  X, }9 ?source contact 照rules話就可以了，drain contact 一般約為source contact 3-5倍不等。7 X; c5 t( z/ t* j9 i  ~
! A. Y; i3 a5 D: ]/ G. t* a7 ~! ]
pick up 與guard ring之diffusion約為4um，pitch 一般10-20 um 不等，以上為一般之經驗，詳細需參考foundary之 design
# i  J- P+ Z: @/ w; {guide。
作者: amanda_2008    時間: 2007-8-22 09:52 PM
標題: 谢谢
谢谢大家的热心答复
; t+ R! H7 V# E) s$ t嗬嗬，我在题目里有标说是现代的哦，
' u! w5 f% S$ X, U7 |其实有时候代工厂可能没有你现在要用工艺的esd rule,
; g3 L$ s. f. v5 b' Y! |所以这个时候就只能凭经验来画了
作者: dolphin75    時間: 2007-12-11 07:54 PM
多謝！! M0 _8 p0 x# ^/ a" v/ }; L
謝謝版主了，又了解了新知識了呢！
5 a' K, a- j0 L扫扫盲，呵呵。
作者: semico_ljj    時間: 2008-10-23 09:35 AM
原帖由 sjhor 於 2007-6-1 08:56 AM 發表
' A% ~, E+ z( T9 U$ D/ k其實用普通的 CMOS ESD protection 就可以唷!!8 E1 W9 N) h( H. r% R# L+ j
PMOS/NMOS 的 diode 就可以了! 10V/per 1um width 應該就可以約列算出你所需要的 size!!) _# H! Z* y' s
再加上 VDD/GND 的 ESD Clamp circuit 應該就可以了!!4 l3 I- _- b$ a3 |. k$ Q- K
不過  大部分的人 PM ...
1 M0 q: \7 Z' K8 q% j

0 ^7 a+ l" x2 e  g* N4 N4 I"10V/per 1um width "有疑义,因为比如W=300um,L=0.5um与L＝0.35um应该有很大差别吧！
作者: ritafung    時間: 2008-10-23 12:23 PM
如果是高壓的FDMOS,難度更高!因為這種device天生不利ESD.
作者: lethalkiss1    時間: 2009-8-5 07:50 PM
原帖由 sjhor 於 2007-6-1 08:56 AM 發表
, G/ e  ?' t1 G1 b1 v10V/per 1um width

- d& I5 p) u2 f( O! w. C. ~) m& L- `$ L
这个值是怎么来的呢？
作者: ONLYFLYSKY    時間: 2011-7-19 12:30 PM
L為最小的通道長度，一般而言，通道長度愈小，靜電放電防護電晶體的耐受度愈小。增大通道長度可使靜電放電耐受度提高。但是必須同時增大防護電晶體的寬度。如此一來便會使佈局面積增大而使成本增加。
作者: tuza2000    時間: 2012-7-12 12:16 PM
学习学习！！！！！！！



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2